• Journal of KIISE:Computer Systems and Theory
• /
• v.30 no.10
• /
• pp.595-602
• /
• 2003

This Paper presents an efficient hybrid techniques for a standard cell placement. The prototype tool adopts a middle-down methodology in which an n${\times}$m grid is imposed over the layout area and cells are assigned to bins forming a global placement. The optimization technique applied in this phase is based on the Relaxation-Based Local Search (RBLS) framework [12］in which a combinatorial search mechanism is driven by an analytical engine. This enables a more global view of the problem and results in complex modifications of the placement in a single search“move.”Details of this approach including a novel placement legalization procedure are presented. When a global placement converges, a detailed placement is formed and further optimized by the optimal interleaving technique[13］. Experimental results on MCNC benchmarking circuits are presented and compared with the Feng Shui's results in［14］. Solution Qualifies are almost the same as the Feng Shui's results.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.11
• /
• pp.41-48
• /
• 2005

The crosstalk effects that can be observed in the very dee submicron semiconductor chips are due to the coupling capacitances between interconnect lines. The accuracy of the full-chip timing analysis is determined by the accuracy of the estimated propagation delays of cells and interconnects within the chip. This paper presents a CMOS cell driver model and delay calculation algerian capturing the crosstalk effects due to the coupling capacitances. The proposed model and algorithm were implemented in a delay calculation program and used to estimate the propagation delays of the benchmark circuits extracted from a chip layout. We observed that the average discrepancy from HSPICE simulation results is within $1\%$ for the circuits with a victim affected by $0\~10$ aggressors.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.11
• /
• pp.56-64
• /
• 2007

We developed the first automatic design system targeting a promising hybrid CMOS-Nanoelectronics Architecture called CMOL. The CMOL architecture uses NOR gates to implement combinational logic. In this hybrid CMOS-nanoelectronics architecture, logical functions and the interconnections share the nanoelectronics hardware resource. Towards automating the CMOL physical design process, we developed a model for the CMOL architecture, formulated the placement and routing problems for the CMOL architecture subject to the unique CMOL specific constraints, and solved it by combining a placement algorithm with a gate assignment algorithm in a loop. We validated the proposed approach by implementing several industrial strength designs.

• The Journal of the Korea Contents Association
• /
• v.16 no.12
• /
• pp.19-26
• /
• 2016

Among the various services for mobile banking, user authentication method using bank security card is still very useful. We can use mobile banking easily and safely in case of saving encoded security codes in smart phone and entering codes automatically whenever user authentication is required without bank security card. In this paper automatic recognition algorithm of security codes of bank security card is proposed in oder to enroll the encoded security codes into smart phone using smart phone camera. Advanced adaptive binarization is used for extracting digit segments from various background image pattern and adaptive 2-dimensional layout analysis method is developed for segmentation and recognition of damaged or touched digits. Experimental results of proposed algorithm using Android and iPhone, show excellent security code recognition results.

• Proceedings of the Korea Water Resources Association Conference
• /
• 2023.05a
• /
• pp.229-229
• /
• 2023

강화학습은 에이전트(agent)가 주어진 환경(environment)과의 상호작용을 통해서 상태(state)를 변화시켜가며 최대의 보상(reward)을 얻을 수 있도록 최적의 행동(action)을 학습하는 기계학습법을 의미한다. 최근 알파고와 같은 게임뿐만 아니라 자율주행 자동차, 로봇 제어 등 다양한 분야에서 널리 사용되고 있다. 상수도관망 분야의 경우에도 펌프 운영, 밸브 운영, 센서 최적 위치 선정 등 여러 문제에 적용되었으나, 설계에 강화학습을 적용한 연구는 없었다. 설계의 경우, 관망의 크기가 커짐에 따라 알고리즘의 탐색 공간의 크기가 증가하여 기존의 최적화 알고리즘을 이용하는 것에는 한계가 존재한다. 따라서 본 연구는 강화학습을 이용하여 상수도관망의 구성요소와 환경요인 간의 복잡한 상호작용을 고려하는 설계 방법론을 제안한다. 모델의 에이전트를 딥 강화학습(Deep Reinforcement Learning)으로 구성하여, 상태 및 행동 공간이 커 발생하는 고차원성 문제를 해결하였다. 또한, 해당 모델의 상태 및 보상으로 절점에서의 압력 및 수요량과 설계비용을 고려하여 적절한 수량과 수압의 용수 공급이 가능한 경제적인 관망을 설계하도록 하였다. 모델의 행동은 실제로 공학자가 설계하듯이 절점마다 하나씩 차례대로 다른 절점과의 연결 여부를 결정하는 것으로, 이를 통해 관망의 레이아웃(layout)과 관경을 결정한다. 본 연구에서 제안한 방법론을 규모가 큰 그리드 네트워크에 적용하여 모델을 검증하였으며, 고려해야 할 변수의 개수가 많음에도 불구하고 목적에 부합하는 관망을 설계할 수 있었다. 모델 학습과정 동안 에피소드의 평균 길이와 보상의 크기 등의 변화를 비교하여, 제안한 모델의 학습 능력을 평가 및 보완하였다. 향후 강화학습 모델을 통해 신뢰성(reliability) 또는 탄력성(resilience)과 같은 시스템의 성능까지 고려한 설계가 가능할 것으로 기대한다.

• 한국HCI학회:학술대회논문집
• /
• 2007.02a
• /
• pp.1045-1050
• /
• 2007

단백질 상호작용 네트워크의 데이터의 양이 증가함에 따라 이를 보다 쉽게 분석하기 위해 고속으로 시각화 방법이 요구되고 있다. 본 논문은 방대한 단백질 상호작용 네트워크에서 물리적 관계도가 높은 단백질을 중심으로 다단계에 걸쳐 스프링-포스(spring force)레이아웃 기법을 적용하여 그래프를 시각화하는 방법을 제안한다. 본 논문에 따른 단백질 상호작용 네트워크에서 시각화하는 방법은 물리적 관계도가 높은 단백질을 선정하는 단계, 선정된 단백질을 기반으로 네트워크를 합병하는 단계 및 합병된 노드들을 확장하는 단계를 거쳐 시각화하는 것을 특징으로 한다. 이에 따라, 단백질 상호작용 네트워크를 균형 상태의 그래프로 표현하고 고속으로 시각화할 수 있다는 장점이 있다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.7
• /
• pp.1717-1729
• /
• 1998

본 논문에서는 상호 연결망을 단순화시킨 Batcher의 정렬망(sorter)을 설계하고 ATM 교환 시스템에서 그것의 응용에 대하여 살펴본다. 많은 ATM교환기에서 Batcherm이 정렬망을 사용함으로써 조정회로의 구조나 전달망 구조의 설계를 단순화 할 수 있다. 알고리즘 CONSTRUCT-BSS를 설계할 수 있게 하는 패리티 전략을 소개하였다. 내부 상호 연결을 단순화하기 위하여 N/2개의 짝수 패리티 key들을 정렬망(sorter)에서 직선으로 연결하였다. 결과적으로, 이 논문에서 제안된 상호 연결 방법은 Batcher 정렬망의 내부 상호 연결을 단순화하였고 perfect-shuffle 상호 연결망과 비교하여 하드웨어 가격이나 속도 면에서 우위를 점한다. 또한, 여기서 제안한 정렬망은 전달 경로의 반이 직선으로 설계되므로 도안된 회로 보드나 VLSI 집의 레이아웃이 보다 단순화될 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.04a
• /
• pp.352-354
• /
• 2012

본 논문에서는 웹캠 카메라 어레이(camera array)로 얻은 여러 장의 이미지를 빠른 속도로 봉합(stitching)하여 고해상도 이미지를 얻기 위해 그래픽스 하드웨어를 이용하는 병렬 알고리즘을 제시한다. 고정된 레이아웃의 카메라 어레이를 이용하여 평면 혹은 원경을 촬영하는 경우, 기존에 널리 쓰이던 평면 사영 이미지 봉합(planar projective image stitching)과 선형 혼합(linear blending)을 통해 만족스런 결과를 얻을 수 있다. 본 논문에서는 이러한 연산을 그래픽스 하드웨어에서 병렬처리 함으로써 추후 실시간 고해상도 동영상 스트리밍 이미지 병합에 활용할 수 있을 정도로 빠른 속도로 처리하는 방법을 제시한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.8 no.1
• /
• pp.170-178
• /
• 2004

In this work a high speed 8-error correcting Reed-Solomon decoder is designed using the modified Euclid algorithm. Decoding algorithm of Reed-Solomon codes consists of four steps, those are, compute syndromes, find error-location polynomials, decide error-locations, and determine error values. The decoding speed is increased and the latency is reduced by using the parallel architecture in the syndrome generator and a faster clock speed in the modified Euclid algorithm block. In addition. the error locator polynomial in Chien search block is separated into even and odd terms to increase the overall speed of the decoder. All the functionalities of the decoder are verified first through C++ programs. Verilog is used for hardware description, and then the decoder is synthesized with a $.25{\mu}m$ CMOS TML library. The functionalities of the chip is also verified through test vectors. The clock speed of the chip is 250MHz, and the maximum data rate is 1Gbps.

• Korean Journal of Construction Engineering and Management
• /
• v.12 no.1
• /
• pp.43-52
• /
• 2011

Unnecessary transportation of resources are one of the major causes that adversely affect construction site work productivity. Therefore, layout related studies have been conducted with efforts to develop management technologies and techniques to minimize the resource transportation made at site-level. However, although the necessity for floor-level layout planning studies has been increasing as buildings have become larger and floors have become more complicated, studies to optimize the transportation of materials inside buildings are currently not being actively conducted. Therefore, in this study, a model was developed using genetic algorithms(GA) that will enable the optimization of the locations of finishing materials on the work-floor. With the established model, the arrangement of diverse materials on complicated floors can be planned and the optimized material layout planning derived from the model can minimize the total material transportation time spent by laborers during their working day. In addition, to calculate travel distances between work sites and materials realistically, the concept of actual travel distances was applied. To identify the applicability of the developed model and compare it with existing methodologies and analyze it, the model was applied to actual high-rise residential complexes.