• 제목/요약/키워드: 라이브러리 2.0

검색결과 238건 처리시간 0.032초

산업공학 전공 교과목 강의를 위한 파이썬 프로그래밍 활용: 경제성공학 교육 사례 연구 (Using Python Programming Language for Teaching Industrial Engineering Subjects: A Case Study on Engineering Economy)

  • 조용규
    • 실천공학교육논문지
    • /
    • 제14권2호
    • /
    • pp.245-258
    • /
    • 2022
  • 본 논문에서는 산업공학의 전통적인 전공 교과목을 강의할 때 현 시점 산업계 및 학계에서 가장 활용도가 높은 프로그래밍 언어인 파이썬 언어를 분석 도구로 활용하는 것을 제안한다. 사례 연구로서 공학 프로젝트의 경제성을 분석할 수 있는 역량을 길러주는 전공 교과목인 경제성공학을 채택하였으며, 파이썬에서 다양한 재무함수를 구현한 라이브러리인 numpy-financial를 포함하여 간단한 연산 및 수치 해석을 위한 numpy와 scipy, 시각화를 위한 matplotlib 라이브러리를 주로 활용하였다. 익명의 수강생들을 대상으로 강의의 만족도를 조사한 결과 본 논문에서 제안하는 교육 방식이 교육 만족도와 강의 전달력 측면에서 우수한 성과를 보였고, 경제성공학 뿐 아니라 다른 전통적인 산업공학 과목에 대해서도 전공 학생들의 추가적인 수요가 있음을 확인할 수 있었다.

다중표준 OFDM 시스템용 가변길이 FFT/IFFT 프로세서 (A Variable-Length FFT/IFFT Processor for Multi-standard OFDM Systems)

  • 임창완;신경욱
    • 한국통신학회논문지
    • /
    • 제35권2A호
    • /
    • pp.209-215
    • /
    • 2010
  • 다중 표준을 지원하는 OFDM 기반 통신 시스템용 가변길이 FFT/IFFT 프로세서 (VL_FCore)를 설계하였다. VL_FCore는 $N=64{\times}2^k\;(0{\leq}k{\leq}7)$의 8가지 길이의 FFT/IFFT를 선택적으로 연산할 수 있으며, in-place 방식의 단일 메모리 구조를 기반으로 FFT 길이에 따라 radix-4와 radix-2 DIF 알고리듬의 혼합구조가 적용된다. 중간 결과 값의 크기에 따른 2단계 조건적 스케일링 기법을 적용하여 메모리 크기 감소와 연산 정밀도 향상을 이루었다. 설계된 VL_FCore의 성능을 평가한 결과, 64점~8,192점 FFT 연산에 대해 평균 60 dB 이상의 SQNR 성능을 가지며, $0.35-{\mu}m$ CMOS 셀 라이브러리로 합성하여 23,000 게이트와 32 Kbytes의 메모리로 구현되었다. VL_FCore는 75-MHz@3.3-V의 클록으로 동작하며, 64점 FFT 연산에 $2.25-{\mu}s$, 8,192점 FFT 연산에 $762.7-{\mu}s$가 소요되어 다양한 OFDM 통신 시스템의 요구조건을 만족한다.

단일메모리 구조의 가변길이 FFT/IFFT 프로세서 설계 (A variable-length FFT/IFFT processor design using single-memory architecture)

  • 임창완;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2009년도 추계학술대회
    • /
    • pp.393-396
    • /
    • 2009
  • 본 연구에서는 OFDM 기반 통신 시스템을 위한 가변길이 FFT/IFFT 프로세서를 설계하였다. 설계된 FFT/IFFT 프로세서는 $N=64{\times}2^k$ ($0{\leq}k{\leq}7$)의 8가지 크기에 대해 FFT/IFFT 연산이 가능하며, in-place 방식의 단일 메모리 구조를 기반으로 FFT 길이에 따라 radix-4와 radix-2 DIF 알고리듬의 혼합구조가 적용된다. 메모리 감소와 연산 정밀도 향상을 위해, 중간결과 값의 크기에 따른 2단계 조건적 스케일링 기법을 적용하여 설계되었다. 설계된 가변길이 FFT/IFFT 프로세서의 성능을 평가한 결과, 64점~8,192점 FFT 연산의 경우 평균 60-dB 이상의 정밀도를 가지며, $0.35-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 75-MHz@3.3-V의 클록주파수로 동작 가능한 것으로 평가되었다. 64점 FFT 연산에 $2.55-{\mu}s$가 소요되고, 8,192점 FFT 연산에 $762.7-{\mu}s$가 소요되어 OFDM 기반의 무선 랜, DMB, DVB 시스템의 요구조건을 만족한다.

  • PDF

Ajax과 jQuery 기반 약용식물 정보시스템 구현 (Implementation of medicinal plant information system using Ajax and jQuery)

  • 김해란;강소영;정희택;한순희
    • 한국정보통신학회논문지
    • /
    • 제14권7호
    • /
    • pp.1626-1633
    • /
    • 2010
  • 본 논문에서는 비동기 통신에 의해 웹페이지를 다시 읽지 않고 서버로부터 데이터를 가져올 수 있는 Ajax 기술과 경량의 크로스 브라우저 라이브러리인 jQuery를 이용하여 사용자 요구사항을 토대로 약용식물정보시스템을 구현했다. 또한 시스템 구현을 통해 체험한 응답 데이터 이용 방법을 코드로 제시하고 특징을 비교 분석하였다. 구현시스템은 서버에서 간단한 데이터를 응답 받아 클라이언트 측에서 처리하고 DOM 트리 조작에 의한 웹페이지 변경으로 사용자 상호작용 및 반응속도 향상과 사용자에게 자료 접근 편리성을 제공한다.

TOF 센서용 3차원 Depth Image 추출을 위한 고속 위상 연산기 설계 (A Design of High-speed Phase Calculator for 3D Depth Image Extraction from TOF Sensor Data)

  • 구정윤;신경욱
    • 한국정보통신학회논문지
    • /
    • 제17권2호
    • /
    • pp.355-362
    • /
    • 2013
  • TOF(Time-Of-Flight) 센서에 의해 획득된 정보로부터 3차원 깊이 영상(depth image)을 추출하기 위한 위상 연산기의 하드웨어 구현을 기술한다. 설계된 위상 연산기는 CORDIC(COordinate Rotation DIgital Computer) 알고리듬의 vectoring mode를 이용하여 arctangent 연산을 수행하며, 처리량을 증가시키기 위해 pipelined 구조를 적용하였다. 고정 소수점 MATLAB 모델링과 시뮬레이션을 통해 최적 비트 수와 반복 횟수를 결정하였다. 설계된 위상 연산기는 MATLAB/Simulink와 FPGA 연동을 통해 하드웨어 동작을 검증하였으며, TSMC 0.18-${\mu}m$ CMOS 셀 라이브러리로 합성하여 약 16,000 게이트로 구현되었고, 200MHz@1.8V로 동작하여 9.6 Gbps의 연산 성능을 갖는 것으로 평가되었다.

IOCP 서버 모델을 이용한 세미나 보조시스템 (A Seminar Assistant System using IOCP Server Model)

  • 안현주;허다정;박동규;어윤
    • 한국정보통신학회논문지
    • /
    • 제13권4호
    • /
    • pp.821-827
    • /
    • 2009
  • 웹 2.0의 발전과 함께 같이 참여와 공유를 통한 지식 기반 시스템은 오늘날 그 중요성이 더해지고 있다. 본 논문에서는 여러 대중을 상대로 이루어진 세미나 내용을 데이터베이스를 통하여 체계적으로 관리하고 이를 지식 공유시스템으로 발전시키는 세미나 보조 시스템에 관한 연구와 구현 결과를 다룬다. 이를 위하여 세미나 데이터베이스에 세미나 음성과 프레젠테이션 파일로 녹화된 내용을 저장하고, 추후에 세미나 수강자가 리뷰시스템을 통하여 수강할 수 있도록 제작하였다. 시스템을 위한 데이터 베이스는 마이크로소프트사의 MS SQL, 서버 측 네트워크를 위한 소켓은 소켓 모델 중에서 확장성이 뛰어난 IOCP 모델을 사용하였다. 강연자가 강연을 위하여 녹화하게 될 프리젠터 소프트웨어는 DirectShow와 WPF(Windows Presentation Foundation) 라이브러리를 사용하였으며, 사용자가 이용하는 리뷰시스템은 WPF와 C# 언어를 사용하여 개발하였다.

알고리즘을 적용한 ASIC 설계 (The ASIC Design of the Adaptive De-interlacing Algorithm with Improved Horizontal and Vertical Edges)

  • 한병혁;박상봉;진현준;박노경
    • 대한전자공학회논문지SD
    • /
    • 제39권7호
    • /
    • pp.89-96
    • /
    • 2002
  • 본 논문은 ELA알고리듬의 수평방향 및 수직방향과 대각선 방향을 판단하여 수평 윤곽선 및 수직 윤곽선 특성을 시각적인 면과 객관적인 면에서 개선한 ADI(adaptive de-interlacing)알고리듬을 제안하고, 제안한 알고리듬에 대한 수직을 전개, 이를 C, Matlab을 이용하여 검증하였다. 제안한 알고리듬의 구조를 $0.6{\mu}m$ 2-poly 3-metal CMOS 표준 라이브러리를 적용하고 Cadence툴을 이용하여 회로 및 논리 시뮬레이션을 수행하고 레이아웃을 작성하였다.

ECC 연산을 위한 가변 연산 구조를 갖는 정규기저 곱셈기와 역원기 (Scalable multiplier and inversion unit on normal basis for ECC operation)

  • 이찬호;이종호
    • 대한전자공학회논문지SD
    • /
    • 제40권12호
    • /
    • pp.80-86
    • /
    • 2003
  • 타원곡선 암호(Elliptic Curve Crypto-graphy : ECC)는 기존의 어떤 공개키 암호 시스템보다 우수한 비트 당 안전도를 제공하고 있어 최근 큰 관심을 끌고 있다. 타원곡선 암호 시스템은 보다 작은 키 길이를 갖고 있어 시스템의 구현에 있어서 작은 메모리 공간과 적은 처리 전력을 필요로 하므로 다른 암호화 방식에 비해 임베디드 어플리케이션에 적용하는데 유리하다 본 논문에서는 제곱 연산이 용이한 정규기저로 표현된 유한체에서의 곱셈기를 구현하였다. 이 곱셈기는 타원곡선 암호에서 사용되는 GF(2/sup 193/) 상에서 구현하였고, Massey와 Omura가 제시한 병렬 입력-직렬 출력 곱셈기의 구조를 변형하여 출력의 크기와 설계면적을 조절할 수 있다. 또한 제안한 곱셈기를 적용하여 정규기저 역원기를 구현하였다. 곱셈기와 역원기는 HDL을 이용하여 설계하구 0.35㎛ CMOS 셀 라이브러리를 이용하여 구현하였으며 시뮬레이션을 통해 동작과 성능을 검증하였다.

스마트폰 상에서의 3D 애니메이션 영상처리 기법 (Image Processing Technique of the 3D Animation on Smartphone)

  • 류창수;허창우
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2013년도 춘계학술대회
    • /
    • pp.183-185
    • /
    • 2013
  • 모바일 기기의 발달은 기존의 웹상에 적합한 플래쉬 애니메이션이 선풍적인 인기를 끌고 있던 애니메이션은 백터방식으로 화질 열화와 전송용량에 따른 단점을 일부분 해결 했지만 3D 입체 영상 표현이 어려우며 애니메이션 영상표현의 실시간 랜더링과 스마트폰 디바이스 기술이 상업적 요구조건에 부합하여 3D 영상처리 기법의 발전이 요구되고 있다. 본 논문에서는 임베디드 시스템 장치나 스마트폰에서 그래픽 렌더링을 하기 위한 OpenGL Es 2.0 라이브러리로 안드로이드의 뷰 시스템과 OpenGL, M3G을 통한 3차원 그래픽 렌더링이 가능한 3D 애니메이션 영상처리 방법에 관하여 연구하였다.

  • PDF

스마트카드 보안용 타원곡선 암호를 위한 GF($2^{163}$) 스칼라 곱셈기 (A GF($2^{163}$) Scalar Multiplier for Elliptic Curve Cryptography for Smartcard Security)

  • 정상혁;신경욱
    • 한국정보통신학회논문지
    • /
    • 제13권10호
    • /
    • pp.2154-2162
    • /
    • 2009
  • 스마트카드 보안용 타원곡선 암호를 위한 스칼라 곱셈기를 설계하였다. 스마트카드 표준에 기술된 163-비트의 키 길이를 지원하며, 유한체 (finite field) 상에서 스칼라 곱셈의 연산량을 줄이기 위해 complementary receding 방식을 적용한 Non-Adjacent Format (NAF) 변환 알고리듬을 적용하여 설계되었다. 설계된 스칼라 곱셈기 코어는 0.35-${\mu}m$ CMOS 셀 라이브러리로 합성하여 32,768 게이트로 구현되었으며, 150-MHz@3.3-V로 동작한다. 설계된 스칼라 승산기는 스마트카드용 타원곡선 암호 알고리듬의 전용 하드웨어 구현을 위한 IP로 사용될 수 있다.