Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Scalable multiplier and inversion unit on normal basis for ECC operation

ECC 연산을 위한 가변 연산 구조를 갖는 정규기저 곱셈기와 역원기

  • 이찬호 (숭실대학교 정보통신전자공학부) ;
  • 이종호 (숭실대학교 정보통신전자공학부)
  • Published : 2003.12.01
Download PDF
⟨ Previous Next ⟩

Abstract

Elliptic curve cryptosystem(ECC) offers the highest security per bit among the known publick key system. The benefit of smaller key size makes ECC particularly attractive for embedded applications since its implementation requires less memory and processing power. In this paper, we propose a new multiplier structure with configurable output sizes and operation cycles. The number of output bits can be freely chosen in the new architecture with the performance-area trade-off depending on the application. Using the architecture, a 193-bit normal basis multiplier and inversion unit are designed in GF(2$^{m}$ ). It is implemented using HDL and 0.35${\mu}{\textrm}{m}$ CMOS technology and the operation is verified by simulation.

타원곡선 암호(Elliptic Curve Crypto-graphy : ECC)는 기존의 어떤 공개키 암호 시스템보다 우수한 비트 당 안전도를 제공하고 있어 최근 큰 관심을 끌고 있다. 타원곡선 암호 시스템은 보다 작은 키 길이를 갖고 있어 시스템의 구현에 있어서 작은 메모리 공간과 적은 처리 전력을 필요로 하므로 다른 암호화 방식에 비해 임베디드 어플리케이션에 적용하는데 유리하다 본 논문에서는 제곱 연산이 용이한 정규기저로 표현된 유한체에서의 곱셈기를 구현하였다. 이 곱셈기는 타원곡선 암호에서 사용되는 GF(2/sup 193/) 상에서 구현하였고, Massey와 Omura가 제시한 병렬 입력-직렬 출력 곱셈기의 구조를 변형하여 출력의 크기와 설계면적을 조절할 수 있다. 또한 제안한 곱셈기를 적용하여 정규기저 역원기를 구현하였다. 곱셈기와 역원기는 HDL을 이용하여 설계하구 0.35㎛ CMOS 셀 라이브러리를 이용하여 구현하였으며 시뮬레이션을 통해 동작과 성능을 검증하였다.

Keywords

References

  1. K.H. Leung, K. W. Ma, W.K. Wong, P.H.W. Leong, FPGA implementation of a microcoded elliptic curve cryptographic processor, Field Programmable Custom Computing Machines, 2000 IEEE Symposium on , 2000, pp. 68-76 https://doi.org/10.1109/FPGA.2000.903394
  2. SEC1, Elliptic Curve Cryptography, v.1.0, pp. 62, Sep.20, 2000
  3. TTAS.KO-12.0015, 부가형 전자서명 방식 표준-제3부: 타원곡선을 이용한 인증서 기반 전자서명 알고리즘, pp. 8-10, pp. 61-70
  4. S. Sutikno, R. Effendi, A Surya, Design and Implementation of Arithmetic Processor For $F_2$ for Elliptic Curve Cryptosystems, IEEE APCCAS 1998, pp. 647-650 https://doi.org/10.1109/APCCAS.1998.743903
  5. J.L. Massey and J.K. Omura, Computational method and apparatus for finite field architecture, U.S. PAtent Application, submitted 1981
  6. G.L. Feng, A VLSI Architecture for Fast Inversion in GF$(2^m)$), IEEE Trans. Computer, vol. 38, no. 10, pp. 1383-1386, Oct, 1989 https://doi.org/10.1109/12.35833
  7. C.C. Wang, T.K. Trung, H.M. Shao, L.J. Deutsch, J.K. Omura, I.S. Reed, VLSI architectures for computing multiplications and inverses in GF$(2^m)$, IEEE Trans. Compt., vol. C-34, pp. 709-717, Aug. 1985 https://doi.org/10.1109/TC.1985.1676616
  8. Y.R. Shayan, T. Le-Ngoc, The least complex parallel Massey-Omura multiplier and its LCA and VLSI designs, Circuits, Devices and Systems, IEE Proceedings G , vol. 136, issue 6, pp. 345-349, Dec. 1989 https://doi.org/10.1049/ip-g-2.1989.0057
  9. IEEE std 1363-2000, IEEE standard specifica-tions for public-key cryptography, pp. 110