• 한국전자파학회논문지
• /
• 제19권3호
• /
• pp.384-390
• /
• 2008

본 논문에서는 TSMC 0.18 um CMOS 공정을 사용하여 UWB Chaotic-OOK(On-Off Keying) 통신을 위한 송신기를 설계하였다. 송신기는 Quasi-chaotic 신호 발생기, OOK 변조기, 구동 증폭기로 구성되어 있다. 일반적으로 아날로그 피드백을 사용하는 chaotic 신호 발생기는 공정 변화에 대한 취약점이 있어 이를 개선하기 위하여 디지털 피드백 구조의 Quasi-chaotic 신호 발생기를 사용하였다 또한, OOK 변조를 위해 T형 구조의 변조기와 단일 출력 신호를 얻기 위한 차동 입력 단일 출력 구동 증폭기를 설계하였다. 측정 결과, 요구되는 spectrum mask를 만족시키는 출력을 얻었으며, 데이터 20 Kbps, 200 Kbps, 2 Mbps, 10 Mbps에 따른 OOK 변조 테스트를 통해 출력 신호를 확인하여 UWB chaotic-OOk 송신기로 사용 가능함을 확인하였다.

• 한국콘텐츠학회논문지
• /
• 제6권4호
• /
• pp.98-108
• /
• 2006

예전의 영상처리 장비는 독립적으로 구현이 되었다고 하여도 단순히 디스플레이만 하는 정도이지만 현재 여러 가지 칩들의 발전으로 인한 그 응용에 있어 활용 범위가 다양해졌다. 본 연구에서는 아날로그 영상신호를 디지털로 변환하여 PC 없이 독립적으로 영상 데이터를 처리하는 시스템을 설계한다. 가상의 움직임에 따라 시뮬레이터를 제어하는 모션 벡터 추출기 및 시뮬레이터 제어기를 설계하고, 추출된 모션벡터를 이용하여 가상현실 시뮬레이터를 구동한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 춘계학술발표대회
• /
• pp.797-800
• /
• 2004

FED(Field Emission Display)는 CRT(Cathode Ray Tube)의 화질과 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Display)의 경량, 박형의 장점을 만족시키는 차세대 Display 소자로서 주목을 받고 있다. 본 논문은 저항열을 이용하여 256 Gray-Scale Level을 출력하는 8 비트 FED Data Driver IC 설계에 관한 것이다. 즉, 저항열과 D/A 변환기를 통하여 디지털 입력 데이터에 따른 아날로그 출력 데이터를 갖는 FED 용 Data Driver IC이다. 본 논문에서 설계된 Driver IC는 집적도를 높여 Output Channel 수를 증가시키는 것을 목표로, 하이닉스 0.6um High Voltage 공정을 사용하였으며, 8 비트 RGB 데이터 입력과 40V 구동전압에서 동작하도록 설계하였다.

• 한국전자파학회논문지
• /
• 제26권1호
• /
• pp.63-70
• /
• 2015

본 논문에서는 $0.11{\mu}m$ CMOS 공정을 이용한 900 MHz 대역의 RFID 통신 수신단을 제안한다. 본 RFID 수신단은 포락선 검출기와 저역 통과 필터, 비교기와 D-플립플롭, 그리고 디지털 블록의 클록을 공급하기 위한 발진기가 집적된 형태이며, 저전력으로 구동하도록 설계하여 수동 RFID 통신용 태그에 적합하게 하였다. 본 수신단은 종래의 아날로그 데이터 슬라이서가 아닌 디지털 데이터 슬라이서를 사용함으로써 전력 소모를 줄였다. 클록의 주파수는 1.68 MHz이고, 소비전력은 $5{\mu}W$이며, 제작된 회로의 크기는 측정 패드를 제외하고 $325{\mu}m{\times}290{\mu}m$이다.

• 한국전자통신학회논문지
• /
• 제3권4호
• /
• pp.266-275
• /
• 2008

본 논문에서는 전동기 파라미터와 부하에 강인한 속도 특성을 위해 디지털 IP제어를 이용한 BLDC 전동기의 센서리스 속도제어 방식을 제안한다. 단자 전압을 이용한 BLDC 전동기의 센서리스 구동시 회전자 위치 추정을 위해 아날로그 필터를 사용하기 때문에 부하나 속도에 영향을 받는다. 전동기 파라미터에 둔감하고 부하의 영향에도 강건한 센서리스 속도제어를 하기 위해서는 정확한 회전자 위치 추정과 연동하는 강인한 속도 제어기가 필요하다. 본 논문에서는 디지털 IP제어를 이용하여 부하의 변동에도 강인한 정속제어와 일정 부하로 운전 중 가감속시 임의의 속도변화에 대해 BLDC 전동기의 안정된 센서리스 제어가 가능하도록 구성하였다. 이에 대한 타당성은 실험을 통하여 입증하고자 한다.

• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.22-27
• /
• 2009

본 논문에서는 LCD 구동 모듈 PCB의 기능 검사를 위한 자동 검사 시스템인 EVT (Emulated Vision Tester)를 제안하고 구현하였다. 기존의 대표적인 자동검사 방법으로는 전기적 검사나 영상기반 검사방식이 있으나 전기적 검사만으로는 Timing이 주요한 변수가 되는 LCD 장비에서는 검출할 수 없는 구동불량이 존재하며 영상기반 검사는 영상획득에 일관성이 결여되거나 Gray Scale의 구분이 불명확하여 검출결과의 재현성이 떨어진다. EVT 시스템은 Pattern Generator에서 인가된 입력 패턴 신호와 구동 모듈을 통한 후 출력되는 디지털 신호를 직접 비교하여 패턴을 검사하고 아날로그 신호 (전압, 저항, 파형)의 이상 여부도 신속 정확하게 검사할 수 있는 하드웨어적인 자동 검사 방법이다. 제안된 EVT 검사기는 높은 검출 신뢰도와 빠른 처리 속도 그리고 간결한 시스템 구성으로 원가 절감 및 전공정 검사 자동화의 실현을 가능케 하는 등 많은 장점을 가진다.

• 전기학회논문지
• /
• 제58권1호
• /
• pp.137-146
• /
• 2009

We present a micromechanical digital-to-analog (DA) variable capacitor using a parallel digital actuator array, capable of accomplishing high-Q tuning. The present DA variable capacitor uses a parallel interconnection of digital actuators, thus achieving a low resistive structure. Based on the criteria for capacitance range ($0.348{\sim}1.932$ pF) and the actuation voltage (25 V), the present parallel DA variable capacitor is estimated to have a quality factor 2.0 times higher than the previous serial-parallel DA variable capacitor. In the experimental study, the parallel DA variable capacitor changes the total capacitance from 2.268 to 3.973 pF (0.5 GHz), 2.384 to 4.197 pF (1.0 GHz), and 2.773 to 4.826 pF (2.5 GHz), thus achieving tuning ratios of 75.2%, 76.1%, and 74.0%, respectively. The capacitance precisions are measured to be $6.16{\pm}4.24$ fF (0.5 GHz), $7.42{\pm}5.48$ fF (1.0 GHz), and $9.56{\pm}5.63$ fF (2.5 GHz). The parallel DA variable capacitor shows the total resistance of $2.97{\pm}0.29\;{\Omega}$ (0.5 GHz), $3.01{\pm}0.42\;{\Omega}$ (1.0 GHz), and $4.32{\pm}0.66\;{\Omega}$ (2.5 GHz), resulting in high quality factors which are measured to be $33.7{\pm}7.8$ (0.5 GHz), $18.5{\pm}4.9$ (1.0 GHz), and $4.3{\pm}1.4$ (2.5 GHz) for large capacitance values ($2.268{\sim}4.826$ pF). We experimentally verify the high-Q tuning capability of the present parallel DA variable capacitor, while achieving high-precision capacitance adjustments.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.39-45
• /
• 2011

본 논문에서는 선택적으로 클럭 신호를 입력하는 저 전력 전류구동 10비트 D/A 변환기 회로를 제안하였다. 제안된 DAC에서는 데이터가 변하지 않는 전류원 셀에 클럭 신호를 제한하여 클럭 전력 소모를 줄였다. 제안된 DAC는 1.2V 0.13${\mu}m$ CMOS 공정을 사용하여 제작되었으며, DAC 칩 면적은 0.21$mm^2$였다. 200MHz 샘플링 주파수와 1MHz 입력 신호 주파수에서, 제안된 DAC의 전력 소모량은 4.46mW였다. 클럭 신호에서 소모되는 전력은 입력 주파수가 1.25MHz와 10MHz일 때 각각 30.9%와 36.2%로 감소되었다. 측정된 SFDR은 입력주파수가 1MHz와 50MHz일 때 각각 72.8dB와 56.1dB였다.

• 대한전자공학회논문지SD
• /
• 제48권5호
• /
• pp.25-33
• /
• 2011

본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.

• 한국산학기술학회논문지
• /
• 제4권2호
• /
• pp.63-70
• /
• 2003

본 논문에서는 반도체 제조장비의 핵심 부품 중에 하나인 질량유량제어기(MFC, Mass Flow Controller)클 설계하고 구현하였다 Microchip社의 마이크로콘트롤러(Microcontroller) PIC 16F876을 사용하여 개발된 MFC는 여러가지 문제점을 가진 아날로그(Analog) 방식의 MFC와 고가의 DSP(Digital Signal Processor) 및 고분해능의 AD변환기(Analog to Digital Convertor)를 사용하는 디지털 MFC의 장점을 혼합한 하이브리드형(Hybrid-Type)이다. 본 논문에서 개발된 MFC는 크게 센서부(Sensor Unit), 제어부(Control Unit), 구동기부(Actuator Unit)로 구성되었으며, 성능향상을 위한 자동보정(Automatic Calibration) 알고리즘과 표준테이블(Reference Table) 방식을 사용하였다.