• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.206-206
• /
• 2010

정보화 기술이 급속히 발전함에 따라서 보다 많은 양의 data를 전송, 처리, 저장 하게 되면서 이를 처리 할 수 있는 대용량, 고속, 비휘발성의 차세대 메모리의 개발이 요구 되고 있다. 이 중 저항 변화 메모리(ReRAM)는 일반적으로 전이금속산화물을 이용한 MIM 구조로서 적당한 전기 신호를 가하면 저항이 높아서 전도되지 않는 상태(Off state)에서 저항이 낮아져 전도가 가능한 상태(On state)로 바뀌는 메모리 특성을 가진다. ReRAM은 비휘발성 메모리이며 종래의 비휘발성 기억소자인 Flash memory 보다 access time이 $10^5$배 이상 빠르며, 2~5V 이하의 낮은 전압에서 동작이 가능하다. 또한 구조가 간단하여 공정상의 결함을 현저히 줄일 수 있다는 점 등 많은 장점들이 있어서 Flash memory를 대체할 수 있는 유력한 후보로 여겨지고 있다. 저항 변화의 특징을 잘 나타내는 물질에는 $TiO_2$, $Al_2O_3$, $NiO_2$, $HfO_2$, $ZrO_2$등의 많은 전이금속산화물들이 있다. 본 연구에서는 Reactive DC-magnetron Sputtering 방법과 DC-magnetron sputter를 이용하여 Ti를 증착한 후 Oxidation 방법으로 각각 증착한 $TiO_2$박막을 사용하여 저항변화특성을 관찰하였다. $TiO_2$상부에 Atomic Layer Deposition (ALD)를 이용하여 $HfO_2$ 박막을 증착하여 표면처리를 하고, 또한 $TiO_2$에 다른 전이 금속박막 층을 추가 증착하여 저항변화 특성에 접합한 조건을 찾는 연구를 진행하였다. 하부 전극과 상부 전극 물질로는 Si 100 wafer 위에 Pt 또는 TiN을 사용하였다. 저항변화 특성을 평가하기 위해 Agilent E5270B를 이용하여 current-voltage (I-V)를 측정하였다. X-ray Diffraction (XRD)를 이용하여 증착 된 전기금속 박막 물질의 결정성을 관찰했으며, Atomic Force Microscopy (AFM)을 이용하여 증착 된 샘플의 표면을 관찰했다. SEM과 TEM을 통해서는 sample의 미세구조를 확인 하였다.

• 한국정보전자통신기술학회논문지
• /
• 제13권1호
• /
• pp.64-71
• /
• 2020

전력 반도체 소자의 게이트 구동 칩의 아날로그 회로를 트리밍하기 위해서는 eFuse OTP IP가 필요하다. 기존의 NMOS 다이오드 형태의 eFuse OTP 셀은 셀 사이즈가 작은 반면 DNW(Deep N-Well) 마스크가 한 장 더 필요로 하는 단점이 있다. 본 논문에서는 CMOS 공정에서 추가 공정이 필요 없으면서 셀 사이즈가 작은 PMOS-다이오드 형태의 eFuse OTP 셀을 제안하였다. 본 논문에서 제안된 PMOS-다이오드 형태의 eFuse OTP 셀은 N-WELL 안에 형성된 PMOS 트랜지스터와 기억소자인 eFuse 링크로 구성되어 있으며, PMOS 트랜지스터에서 기생적으로 만들어지는 pn 접합 다이오드를 이용하였다. 그리고 PMOS-다이오드 형태의 eFuse 셀 어레이를 구동하기 위한 코어 구동회로를 제안하였으며, SPICE 모의실험 결과 제안된 코어 회로를 사용하여 61㏀의 post-program 저항을 센싱하였다. 한편 0.13㎛ BCD 공정을 이용하여 설계된 PMOS-다이오드 형태의 eFuse OTP 셀과 512b eFuse OTP IP의 레이아웃 사이즈는 각각 3.475㎛ × 4.21㎛ (=14.62975㎛2)과 119.315㎛ × 341.95㎛ (=0.0408㎟)이며, 웨이퍼 레벨에서 테스트한 결과 정상적으로 프로그램 되는 것을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.260-260
• /
• 2009

초박형 절연막은 현재 다양한 전자소자의 제작과 향상을 위하여 활용되고 있으며, 일반적인 화학 기상 증착 방법으로는 균일도를 확보하기 어려운 문제점을 가지고 있다. 본 논문에서는 디스플레이의 구동소자로 활용되는 박막 트랜지스터의 특성 향상과 비휘발성 메모리 소자의 터널링 박막에 응용하기 위하여 초박형 실리콘 옥시나이트라이드 박막의 증착과 이의 특성을 분석하였다. 실리콘 옥시나이트라이드 박막은 실리콘 산화막에 질소가 주입되어 있는 형태로 실리콘 산화막과 실리콘 계면상에 존재하는 질소는 터널링 전류와 결함 형성을 감소시키며, bulk 내에 존재하는 질소는 단일 실리콘 산화막에 비해 더 두꺼운 박막을 커패시턴스의 감소없이 이용할 수 있는 장점이 있다. 플라즈마 처리 기법을 이용하였을 경우에는 초박형의 균일한 박막을 얻을 수 있으며, 본 연구에서는 이산화질소 플라즈마를 이용하여 활성화된 질소 및 산소 라디칼들이 실리콘 계면을 개질하여 초박형 실리콘 옥시나이트라이드 박막을 형성활 수 있다. 플라즈마 처리 시간과 RF power의 변화에 따라 형성된 실리콘 옥시나이트라이드 박막의 두께 및 광학적 특성은 엘립소미터를 통하여 분석하였으며, 전기적인 특성은 금속-절연막-실리콘의 MIS 구조를 형성하여 커패시턴스-전압 곡선과 전류-전압 곡선을 사용하여 평가하였다. 이산화질소 플라즈마 처리 방법을 사용한 실리콘 옥시나이트라이드 박막을 log-log 스케일로 시간과 박막 두께의 함수로 전환해보면 선형적인 증가를 나타내며, 이는 초기적으로 증착률이 높고 시간이 지남에 따라 두께 증가가 포화상태에 도달함을 확인할 수 있다. 실리콘 옥시나이트라이드 박막은 초기적으로 산소의 함유량이 많은 형태의 박막으로 구성되며, 시간의 증가에 따라서 질소의 함유량이 증가하여 굴절률이 높고 더욱 치밀한 형태의 박막이 형성되었으며, 이는 시간의 증가에 따라 플라즈마 챔버 내에 존재하는 활성종들은 실리콘 박막의 개질을 통한 실리콘 옥시나이트라이드 박막의 두께 증가에 기여하기 보다는 형성된 박막의 내부적인 성분 변화에 기여하게 된다. 이산화질소 플라즈마 처리 시간의 변화에 따라 형성된 박막의 정기적인 특성의 경우, 2.3 nm 이상의 실리콘 옥시나이트라이드 박막을 가진 MIS 구조에서 accumulation과 inversion의 특성이 명확하게 나타남을 확인할 수 있다. 아산화질소 플라즈마 처리 시간이 짧은 실리콘 옥시나이트라이드 박막의 경우 전압의 변화에 따라 공핍영역에서의 기울기가 현저히 감소하며 이는 플라즈마에 의한 계면 손상으로 계면결합 전하량이 증가에 기인한 것으로 판단된다. 또한, 전류-전압 곡선을 활용하여 측정한 터널링 메카니즘은 2.3 nm 이하의 두께를 가진 실리콘 옥시나이트라이드 박막은 직접 터널링이 주도하며, 2.7 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막은 F-N 터널링이 주도하고 있음을 확인할 수 있다. 즉, 2.5 nm 두께를 경계로 하여 실리콘 옥시나이트라이드 박막의 터널링 메카니즘이 변화함을 확인할 수 있다. 결론적으로 2.3 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막에서 전기적인 안정성을 확보할수 있어 박막트랜지스터의 절연막으로 활용이 가능하며 2.5 nm 두께를 경계로 터널링 메커니즘이 변화하는 특성을 이용하여 비휘발성 메모리 소자 제작시 전하 주입 및 기억 유지 특성을 확보를 위한 실리콘 옥시나이트라이드 터널링 박막을 효과적으로 선택하여 활용할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.200-200
• /
• 2013

기존 메모리 반도체에 비교해 빠른 재생속도와 높은 집적도, 비휘발성 등의 특성을 가지는 MRAM (Magnetic Random Access Memory)은 DRAM, flash memory 등을 대체할 수 있는 차세대 기억 소자로서 CoFeB/MgO/CoFeB로 구성된 한 개의 MTJ (Magnetic Tunnel Junction)를 단위 메모리로 사용한다. 이 MTJ 물질들은 고밀도 플라즈마를 이용한 건식 식각공정시 Cl2, BCl3 등과 같은 chlorine 을 포함한 가스를 이용하여 왔으나 식각 후 sidewall에서 발생하는 부식과 식각 선택비 확보의 어려움 등으로 마스크 물질에 제약을 받고 소자 특성이 감소하게 되는 등의 문제가 있다. 따라서 이러한 식각 문제점을 해결하기 위한 대안으로 noncorrosive 가스인 CO/NH3, CH3OH, CH4 등을 이용한 MTJ 식각 연구가 진행되어 오고 있으며 이중 CO/NH3 혼합가스는 부식성이 없고 hard mask와의 높은 선택비를 가지는 기체로 CO gas에 NH3 gas를 첨가하게 되면 etch rate이 증가하는 특성을 보인다. 또한 rf pulse-biased power를 이용하여 이온의 입사를 시간에 따라 제어함으로써 pulse off time 때 etch gas와 MTJ 물질간의 chemical reaction을 향상시킬 수 있다. 따라서 본 연구에서는 CO/NH3 혼합가스를 이용하여 다양한 rf pulse-biased power 조건에서 MTJ 물질인 CoFeB, MgO와 hard mask 물질인 W을 식각 한 뒤 식각특성을 분석하였으며 MTJ surface의 chemical binding state, surface roughness 측정을 진행하였다. 식각 샘플의 측정은 Alpha step profiler, XPS (X-ray Photoelectron Spectroscopy), AFM (Atomic Force Microscopy)를 통해 진행되었다. Time-averaged pulse bias에서는 duty ratio가 감소할수록 etch rate의 큰 감소 없이 CoFeB/W, MgO/W 물질의 etch selectivity가 향상됨을 확인할 수 있었으며 pulse off time 구간에서의 chemical reaction 향상으로 인해 식각부산물의 재증착이 감소하고 CoFeB의 surface roughness가 감소하는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제48권7호
• /
• pp.1-9
• /
• 2011

멤리스터(Memristor)는 메모리 레지스터의 합성어로 흐른 전하량에 따라 저항이 스스로 변하고 전원이 끊긴 상태에서도 저항 상태가 기억되는 특수한 메모리 소자이다. 본 논문에서는 차세대 메모리소자로 주목받고 있는 멤리스터를 모델링하고 SPICE 시뮬레이션을 위한 behavior모델을 제시한다. 그리고 제안된 모델을 바탕으로 멤리스터 기반의 M_CAM(Memristor MOS content addressable memory)을 설계하였다. 제안된 M_CAM은 기존의 CAM에 비해서 단위 셀 면적과 평균 전력소모가 각각 40%, 96% 감소하였다. 칩은 0.13${\mu}m$ CMOS 공정에서 공급전압이 1.2V를 갖도록 설계되었다.

• 한국정보통신학회논문지
• /
• 제15권3호
• /
• pp.521-527
• /
• 2011

군용 Single Board Computer(이하 SBC)에 주로 사용되는 중앙 처리 장치(Central Processing Unit)는 주로 Power PC의 계열이며 Freescale 사의 G4 계열인 74xx 프로세서가 주로 사용된다. 이러한 CPU인 7447A는 System Controller를 통하여 SBC 내의 주 기억 장치와 고속으로 데이터를 주고받는다. 본 논문에서는 위와 같은 SBC의 구조에서 System Controller와 DDR 메모리 소자 간 I/F를 구현함에 있어 PCB 적층 구조, 소자들의 Layout, 임피던스매칭과 Rugged 환경에서 적용 되는 동작 가능한 DDR 메모리를 모듈로 설계하여 구현하였다. 또한, 군용환경에 적용하기위한 SBC의 형상은 주로 6U, 3U의 표준 형태로 설계되어져야 한다. 메모리의 단종을 대비하여 메모리를 모듈화하고 System Controller와 모듈간의 최적의 전기적인 I/F매칭과 신호의 cross over를 고려한 Artwork반영, 존재하는 PCB의 제한조건을 고려해서 시뮬레이션과 설계 및 구현하는 방안을 제안한다.

• 한국결정성장학회지
• /
• 제11권5호
• /
• pp.224-230
• /
• 2001

초박막 게이트 유전막 및 비휘발성 기억소자의 게이트 유전막으로 연구되고 있는 $NO/N_2O$ 열처리된 재산화 질화산 화막의 특성을 D-SIMS(Dynamic Secondary Ion Mass Spectrometry), ToF-SIMS(Time-of-Flight Secondary Ion Mass Spectrometry), AES(Auger Electron Spectroscopy)으로 조사하였다. 시료는 초기산화막 공정후에 NO 및 $N_2O$ 열처리를 수행하였으며, 다시 재산화공정을 통하여 질화산화막내 질소의 재분포를 형성토록하였다. 재산화에 있어서 습식산화시 공정에 사용된 수소에 의한 영향으로 계면 근처에 축적된 질소가 Si≡N 결합을 쉽게 이탈함에 따라 방출이 촉진되어 건식산화에 비하여 질소의 감소가 더욱 두드러지게 나타났다. 재산화에 따른 질화산화막내 질소의 거동은 외부로의 방출과 기판으로의 확산이 동시에 나타난다. 재산화후 질화산화막내 축적된 질소의 결합종을 분석한 결과, 초기산화막 계면근처의 질소는 SiON의 결합종이 주도적으로 나타나는 반면 재산화 후 새롭게 형성된 $Si-SiO_2$ 계면근처로 확산한 질소는 $Si_2NO$ 결합종이 주로 검출된다. SiON에 의한 질소의 미결합손과 $Si_2$NO에 의한 실리콘의 미겨랍손은 기억특성에 기여하는 결함을 포함하기 때문에 재산화 질화산화막내 존재하는 SiON과 $Si_2$NO 결합종은 모두 전하트랩의 기원과 관련된 결합상태로 예상된다.

• 한국멀티미디어학회논문지
• /
• 제12권2호
• /
• pp.165-177
• /
• 2009

센서노드(sensor node)에서의 데이터 기록을 위해 NAND 플래시 메모리 기반의 임베디드 데이터베이스 시스템이 널리 사용되고 이다. 플래시 메모리의 쓰기 및 삭제연산은 읽기 연산에 비해 시간이 많이 소모되고 기억 소자를 마모시킨다. 따라서 이러한 연산들을 줄이는 것은 데이터베이스 시스템의 성능 향상과 메모리의 수명 증대 측면에서 중요하다. 본 논문에서는 이를 위해 지연쓰기 기법을 제안한다. 이 기법은 데이터페이스 페이지의 갱신 영역을 별도의 지연쓰기 레코드로 저장하여 데이터베이스 페이지 쓰기를 줄임으로써 플래시 메모리에 대한 쓰기연산과 삭제 연산을 감소시킨다. 따라서 제안하는 기법은 데이터 기록의 비중이 높은 센서노드 데이터베이스 시스템의 성능을 높이고 플래시 메모리의 수명을 늘리게 된다.

• 한국ITS학회 논문지
• /
• 제9권3호
• /
• pp.85-93
• /
• 2010

본 논문에서는 SOC 설계 자동화를 위한 할당 및 바인딩을 동시에 수행하는 새로운 동적인 하드웨어 할당 및 바인딩 알고리즘을 제안한다. 제안된 알고리즘은 스케줄링의 결과를 입력으로 받아들이고, 각 기능 연산자에 연결된 레지스터 및 연결 구조가 최대한 공유하도록 제어스텝마다 연산과 기억 소자의 상호 연결 관계를 고려하여 기능 연산자, 연결 구조 및 레지스터를 동시에 할당 및 바인딩을 한다. 제안된 알고리즘은 각 시스템마다 비교 실험을 통하여 기존의 기능 연산자와 레지스터의 수를 미리 정했거나, 분리하여 수행한 방식들과 비교함으로서 제안된 알고리즘의 효용성을 보인다.

• 한국결정성장학회지
• /
• 제10권4호
• /
• pp.279-285
• /
• 2000

부유대용융법에 의해 비휘발성 기억소자용 강유전성물질인 $YMnO_3$단결정을 육성하였다. 결정성장전 YMnO$_3$분말의 최적합성조건은 $1200^{\circ}C$에서 10시간, 최적원료봉 소결조건으로 $1500^{\circ}C$에서 10시간이었다. 초기 Seed가 없는 상태에서의 실험에서 성장된 단결정의 우선성장방위는 X-ray Laue분석을 통하여 [1010] 임을 알수 있었고 이 결정을 seed로 사용하여 c-축에 수직한 방향으로 $YMnO_3$단결정을 성장하였다 성장된 단결정은 직경 5mm, 길이 50 mm로 양질의 흑청색 결정이었다.