• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 춘계학술대회 논문집 센서 박막재료 반도체 세라믹
• /
• pp.273-276
• /
• 2003

본 논문에서는 한쪽이 단락된 스트립선로(Stripline)와 Loading 캐패시턴스(Capacitance)로 구성된 새로운 형태의 1/4파장 스트립선로 공진기를 제안하였으며, 이 공진기를 이용해서 5.2 GHz 대역 무선 LAN용 적층 대역통과 여파기를 설계, 제작 하였다. 제안한 공진기의 전파지연효과(Slow-wave Effect) 때문에, 기존의 공진기에 비해서 길이가 축소되며, 기준 공진주파수(Fundamental Resonant Frequency)에 대한, 첫 번째 기생공진주파수(First Spurious Resonant Frequency) 값이 커지기 때문에, 넓은 상향저지대역(Wide Upper Stopband)을 갖는 초소형의 대역통과 여파기의 설계가 가능하다. 설계한 여파기를 LTCC 적층 공정 기술을 이용하여 제작하였으며 그 크기는 $3.2mm{\times}1.6mm{\times}0.8mm$ 이다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.177-178
• /
• 2014

본 논문은 낮은 전압 스트레스와 고효율을 갖는 탭인덕터 부스트 컨버터를 제안한다. 기존의 탭인덕터 부스트 컨버터는 스위치의 기생 캐패시턴스와 누설 인덕턴스의 공진으로 인하여 반도체 소자에 높은 전압 스트레스가 발생하고 이를 저감하기 위한 손실스너버의 추가로 전력변환효율이 떨어진다. 하지만 제안회로는 손실스너버없이 스위치와 다이오드를 전압원으로 클램핑하여 낮은 전압스트레스를 가진다. 또한, 탭인덕터의 누설인덕턴스를 이용한 스위치의 영전류 스위칭 턴-온과 캐패시터를 이용한 영전압 스위칭 턴-오프로 스위칭 손실을 매우 저감시켜 높은 전력변환효율을 가진다. 제안회로의 타당성을 증명하기 위하여 이론적 해석과 실험결과 제시하였다.

• 대한전자공학회논문지TC
• /
• 제41권2호
• /
• pp.59-64
• /
• 2004

본 논문에서는 바이어스에 따른 임피던스 특성을 설명하기 위해 Cold PHEMT 등가회로를 제안하였으며, 이를 이용하여 간단하고 정확하게 기생저항을 추출하는 방법을 제안하였다 제안된 방법은 주파수에 따른 임피던스 특성과 바이어스에 따른 임피던스 특성을 고려했으며, 쇼트키 배리어와 채널 캐패시턴스에 의한 리액턴스 성분의 영향이 최소가 되는 바이어스 점을 선택하여 추출하였다. 순방향 바이어스를 증가시켜 인가할 경우, 높은 주파수에서 수렴하는 임피던스 값이 증가하게 되어 실제 값보다 큰 값이 추출될 수 있으며, 역 바이어스를 증가시켜 인가할 경우에도 높은 주파수에서 수렴하는 임피던스 값이 낮아지지 않고 증가하는 경향을 갖기 때문에 실제 값보다 큰 값이 추출되게 된다. 따라서 이러한 영향이 최소화 될 수 있는 조건에서 추출되어야 한다. 또한 제안된 방법의 검증을 위하여 기존의 방법과 본 논문에서 제안한 방법을 비교하였다 기존의 방법과 본 논문에서 제안한 방법의 비교를 위해 각각의 방법으로 추출된 기생저항을 이용하여 소신호 모델링을 수행한 후에 측정된 S-파라메타와 비교하였으며, 그 결과 본 논문에서 제안한 방법이 기존의 방법에 비해 측정 결과와 잘 일치하였다.

• 전자공학회논문지
• /
• 제54권1호
• /
• pp.33-38
• /
• 2017

본 논문에서는 채널 당 3.125-Gb/s 동작 속도를 갖는 4-채널 공통-캐소드 VCSEL 다이오드 드라이버 어레이 칩을 구현하였다. 스위칭 동작하는 메인 드라이버의 동작속도 향상을 위해, 액티브 인덕터를 사용한 전치증폭단과 이퀄라이저 기능을 탑재한 입력버퍼단으로 구성하였다. 특히 개선된 입력버퍼단의 경우, 주파수 영역의 피킹으로 대역폭 증대뿐 아니라 비교적 적은 전류로 동작하도록 설계하였다. 본 논문에서 사용한 VCSEL 다이오드는 2.2 V 순방향 전압과 $50{\Omega}$ 기생저항 및 850 fF 기생 캐패시턴스를 갖는다. 또한, 3.0 mA 변조전류 및 3.3 mA 바이어스 전류로 동작하므로, 두 개의 독립적인 전류소스로 구동 가능한 current steering 기반의 메인 드라이버를 설계하였다. 제안한 4-채널 광 송신기 어레이 칩은 $0.11-{\mu}m$ CMOS 공정을 이용하여 제작하였다. 칩 코어의 면적은 $0.15{\times}0.18{\mu}m^2$ 이며, 채널 당 22.3 mW 전력소모를 갖는다.

• 대한전자공학회논문지SD
• /
• 제47권3호
• /
• pp.18-27
• /
• 2010

본 논문에서는 offset self-calibration 기법을 적용한 7-bit 1GSPS folding-interpolation A/D 변환기를 제안한다. 제안하는 A/D 변환기는 folding rate 2, interpolation rate 8의 1+6 구조로 고속 동작에 적합하게 설계되었다. 또한 offset self-calibration 회로를 설계하여 공정 mismatch, 기생 저항, 기생 캐패시턴스 등에 의한 offset-voltage의 변화를 감소시켜 A/D 변환기의 성능 특성을 향상 시켰다. 제안하는 A/D 변환기는 1.2V 65nm 1-poly 6-metal CMOS 공정을 사용하여 설계 되었으며 유효 칩 면적은 $0.87mm^2$, 1.2V 전원전압에서 약 110mW의 전력소모를 나타내었다. 측정 결과 샘플링 주파수 800MHz, 입력 주파수 250MHz에서 39.1dB의 SNDR 특성을 보여주었으며, offset self-calibration 회로를 사용 하지 않은 A/D 변환기에 비해 SNDR이 약 3 dB 향상되었다.

• 대한전자공학회논문지TC
• /
• 제39권12호
• /
• pp.559-565
• /
• 2002

현재 RFIC를 위해 실리콘 기판상에 구현되는 인덕터의 Q 값은 12 이하로 알려져있기 때문에, 고성능 회로설계를 위해서는 더욱 높은 Q 값을 갖는 인덕터의 구현이 필수적이다. 본 논문에서는 본드와이어를 이용하여 높은 Q 값을 가지는 두 개의 인덕터를 제안하였고, 동일한 인덕터에 PGS를 적용하여 총 4가지 형태의 인덕터를 구현하였다. 제안된 본드와이어 인덕터는 일반적인 금속선로보다 넓은 단면적 때문에 상대적으로 작은 도체 손실을 갖고, 인덕터의 상당부분이 공기 중에 위치하므로 기생 캐패시턴스 성분을 줄일 수 있다. 해석 및 측정결과 1.5 GHz 에서 기존의 나선형 인덕터보다 상당히 개선된 15이상의 Q 값을 가짐을 확인하였다. 또한 자동 본딩 머신을 사용하여 구현하기 때문에, 동일한 형태의 인덕터를 반복적으로 쉽게 만들 수 있다.

• 전자공학회논문지D
• /
• 제36D2호
• /
• pp.62-70
• /
• 1999

본 논문에서는 저 비용, 고해상도 반도체 지문 센서칩에 대하여 논한다. 제작된 테스트 칩은 $64{\times}256$ 센싱 셀(sensing cell)로 구성되어 있으며, 칩의 크기는 $2.7mm{\times}10.8mm$이다. sensing cell 내부에서 일어나는 전하 재분포를 감지하는 새로운 방식을 이용하여 내부의 기생 캐패시턴스의 영향을 효과적으로 제거하는 방법을 제안하였다. 제안하는 방법은 센싱 셀의 감지 능력을 키우므로 센싱 셀의 크기를 줄일 수 있고, 따라서 고해상도의 이미지를 추출할 수 있다. 표준 0.6${\mu}m$ CMOS 공정을 이용하여 제작된 칩은 600dpi의 해상도를 가지는 지문 이미지를 추출한다. 제조 단가를 낮추기 위하여 지문의 부분 이미지들로부터 전체 지문 이미지를 얻어내는 이미지 합성 방법의 가능성과 문제점에 대해서도 논의하였다.

• 대한전자공학회논문지TC
• /
• 제39권2호
• /
• pp.81-91
• /
• 2002

본 논문에서는 고품질 본드와이어 집적 트랜스포머를 제안하고 제작하였다. 본드와이어 트랜스포머는 본드와이어의 넓은 단면적으로 인하여 도체손실이 작으며 수직적인 구조로 인해 기판효과를 감소시킬 수 있으므로 적은 기생 캐패시턴스 값을 갖는다 또한 자동화된 와이어 본딩장비로 쉽게 제작 가능하다. 제작된 본드와이어 트랜스포머의 전기적 특성을 나선형 트랜스포머 비교하였다. 고품질 본드와이어 집적 트랜스포머는 RFIC와 MMIC의 MIXER, 평형 증폭기, VCO, LNA등 다양한 회로에 적용되어 전체 성능향상에 기여할것으로 기대된다.

• 전력전자학회논문지
• /
• 제10권3호
• /
• pp.274-281
• /
• 2005

압전소자를 에너지원으로 사용하여 자립형 전기전자시스템에 에너지를 공급하는 에너지 획득(Harvesting) 개념의 구현을 위하여, 새로운 AC/DC 공진형 펄스 컨버터를 제안한다. 컨버터는 정류기와 DC 컨버터의 2단계로 구성되었으며, AC/DC 변환을 위한 정류기는 MOSFET의 3상한 동작 특성을 이용하여 구현하고, N형 및 P형 MOSFETs을 사용하여 DC/DC 부스트 컨버터를 구현하였다. 제안된 컨버터 시스템의 동작원리 및 동작모드를 스위칭 소자의 기생캐패시턴스를 고려하여 해석하고, 시뮬레이션을 통하여 해석결과를 검증하였다. CMOS IC 칩으로 제작된 본 시스템의 실험 결과는 수십 uW 용량에서 에너지 획득 개념의 구현 가능성을 제시하였다.

• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.21-26
• /
• 2004

본 논문에서는 package된 BJT의 RF 등가회로 모델을 optimization과정 없이 직접 추출하는 방법을 개발하였다. 먼저, open 과 short package 구조를 사용하여 plastic package의 기생성분을 측정된 S-파라미터로부터 정확히 제거하였다. 이와 같이 package do-embedding된 S-파라미터로부터 package lead와 chip pad 사이의 bonding wire 인덕턴스와 chip pad 캐패시턴스를 직접 추출하는 간단한 방법을 구축하였다. 그 후에 내부 BJT소자의 소신호 모델변수들은 RF 등가회로로부터 유도된 Z나 Y-파라미터 방정식을 이용하여 결정하였다. 이 방법으로 모델화된 packaged BJT의 S-파라미터는 측정 데이터와 아주 잘 일치하였으며 이는 새로운 추출방법의 정확성을 증명한다.