• 정보과학회 논문지
• /
• 제42권11호
• /
• pp.1332-1338
• /
• 2015

최근 고품질, 초고해상도 실시간 렌더링 지원을 위하여 다중 GPU 렌더링에 대한 관심이 커지고 있다. 실시간 렌더링에서 여러 개의 GPU로 고성능을 달성하기 위해서는 GPU 간의 데이터 전송 지연과 프레임 합성 부하를 고려해야 한다. 이 논문은 이러한 부하를 최소화하고 다중 GPU의 효율을 향상하기 위해 split frame 렌더링의 동기화를 묵시적 질의 기반으로 향상하는 기법을 제안한다. 또한, 이러한 묵시적 동기화 기반 프레임 합성을 지원하기 위한 메시지 큐 기반의 렌더링 스케줄링 알고리즘도 제안한다. 본 알고리즘을 적용한 실험은 본 알고리즘이 기존 알고리즘 대비 200% 이상 효율을 향상함을 확인하였다.

• 한국멀티미디어학회논문지
• /
• 제10권10호
• /
• pp.1260-1270
• /
• 2007

테스트 기술자들에게 아날로그 회로(또는 혼합신호 회로)의 테스트와 진단은 여전히 어려운 문제여서 이를 해결할 수 있는 효과적인 테스트 방법이 크게 요구된다. 본 논문에서는 time slot specification(TSS) 기반의 내장 전류감지기(Built-in Current Sensor)를 이용한 새로운 아날로그 회로의 테스트 기법을 제안한다. 또한 TSS에 기반 하여 고장 위치를 찾아내고 고장의 종류를 구별해 내는 방법을 제시한다. TSS 기법과 함께 제안하는 내장 전류감지기는 높은 고장 용이도와 높은 고장 검출을 그리고 아날로그 회로내 강고장과 약고장에 대한 높은 진단율을 갖는다. 제안하는 방법에서는 주출력과 전원단자등을 테스트 포인트로 사용하고 전류감지기를 자동 테스트 장치(Automatic Test Equipment)에 구성하므로써 테스트 포인트 선택과정의 복잡도를 줄일 수 있다. 내장 전류 감지기의 디지털 출력은 아날로그 IC 테스트를 위한 내장 디지털 테스트 모듈과 쉽게 연결된다.

• 대한전자공학회논문지TC
• /
• 제39권12호
• /
• pp.559-565
• /
• 2002

현재 RFIC를 위해 실리콘 기판상에 구현되는 인덕터의 Q 값은 12 이하로 알려져있기 때문에, 고성능 회로설계를 위해서는 더욱 높은 Q 값을 갖는 인덕터의 구현이 필수적이다. 본 논문에서는 본드와이어를 이용하여 높은 Q 값을 가지는 두 개의 인덕터를 제안하였고, 동일한 인덕터에 PGS를 적용하여 총 4가지 형태의 인덕터를 구현하였다. 제안된 본드와이어 인덕터는 일반적인 금속선로보다 넓은 단면적 때문에 상대적으로 작은 도체 손실을 갖고, 인덕터의 상당부분이 공기 중에 위치하므로 기생 캐패시턴스 성분을 줄일 수 있다. 해석 및 측정결과 1.5 GHz 에서 기존의 나선형 인덕터보다 상당히 개선된 15이상의 Q 값을 가짐을 확인하였다. 또한 자동 본딩 머신을 사용하여 구현하기 때문에, 동일한 형태의 인덕터를 반복적으로 쉽게 만들 수 있다.

• 한국항행학회논문지
• /
• 제13권1호
• /
• pp.62-67
• /
• 2009

VLSI 설계를 위한 회로 시뮬레이션, 영상처리, 구조 공학, 항공역학 등 공학 분야에서 대형 선형시스템 방정식의 해를 구하기 위해 고성능 컴퓨터에 대한 요구가 증가되고 있다. 이런 요구를 충족하기 위해 많은 다양한 병렬처리시스템이 제안되고 제작되고 있다. 선형시스템의 특성에 따라 그 해를 구하기 위한 적절한 알고리즘이 필요하다. 선형시스템 방정식의 해를 구하기 위해 여러 가지 직접법, 반복법이 사용되고 있다. 본 연구에서는 대형 스파스 행렬 형태를 가진 선형시스템 방정식의 해를 구하기 위해 지능적인 병렬반복법을 제안하고 효율성을 시뮬레이션에 의해 증명하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2002년도 전력전자학술대회 논문집
• /
• pp.529-532
• /
• 2002

본 과제를 통해 금속 구조물 음극 방식용 고성능 스위칭 정류기를 개발하였다. 개발된 정류기 회로는 크게 두 부분, 즉 1대로 구성된 AC/DC 컨버터부와 4대로 구성된 Module Type DC/DC 컨버터부로 되어 있다. AC/DC 컨버터는 IGBT PWM Rectifier로서 입력전압의 역률을 거의 1로 제어하고 있으며 또한 DC Link 전압을 일정하게 제어하고 있다. Module Type DC/DC 컨버터는 ZCS/ZVS 스위칭 동작을 통하여 스위칭 손실 감소와 함께 고주파 동작을 가능하게 하여, 입력측과 출력측의 전기적 절연을 위한 변압기로 고주파 변압기를 사용할 수 있게 하였다. 이로 인해 시스템의 부피와 무게를 현저히 감소시켰다. 본 과제에서 개발한 방식용 정류기 기술은 다른 유사 분야에의 적용도 가능한 것으로 사료된다.

• 대한전자공학회논문지SD
• /
• 제40권5호
• /
• pp.321-334
• /
• 2003

GALS(Globally-Asynchronous Locally-Synchronous) 시스템은 대규모의 칩 설계 시에 설계의 용이성과 신뢰성을 확보할 수 있는 구조로 주목 받고 있다. 본 논문에서는 GALS 시스템에 필수적인 비동기 접속장치를 제안한다. 접속 장치는 크게 센더 모듈과 리시버 모듈로 구성되어 있으며, 센더 모듈에서는 부분적으로 내부 클록과는 무관하게 데이터 전송이 가능하다. 0.25um 공정의 게이트 레벨 표준 셀 라이브러리를 사용하여 설계하였고, 성능 향상 정도를 시뮬레이션을 통하여 예측할 수 있었다. 마지막으로, 접속장치를 장착한 GALS 구조의 예제 회로를 설계하여 올바르게 동작함을 확인하였다.

• 정보처리학회논문지A
• /
• 제9A권1호
• /
• pp.93-98
• /
• 2002

본 논문에서는 하드디스크 드라이브 읽기 채널용 아날로그/디지털 변환기를 설계하였다. 본 회로는 고속 저에러율 비교 동작이 가능한 빠른 regenerative autozero 비교기에 기반을 두고 있고, 아키텍쳐에 Double Speed Dual ADC(DADA) 방식을 사용하여 전체 A/D 변환기의 속도를 효과적으로 향상시켰다. 또한 autozero 구조에 적합한 새로운 타입의 thermometer-to-binary 디코더를 사용하여 글리치를 제거하였고 기존의 구조를 보다 최적화시켰다. 이 ADC는 6-bit, 해상도, msample/s 최대 변환속도로 설계되었으며, 390mW 전력 소모와 한 클럭주기의 latency를 가진다. 설계에 0.65m CMOS 공정을 사용하였다.

• 융합신호처리학회논문지
• /
• 제2권3호
• /
• pp.93-101
• /
• 2001

본 논문에서는 DTV, TV-PIP, PC-video, camcorder, videophone 등에 널리 웅용되고 있는 영상 축소기를 제안한다. 제안된 영상 축소기는 2차원 위상 교정 디지털 필터를 이용한 고성능/고화질의 축소이미지를 제공하는 영상 축소기이다. 본 논문에서는 기존 제품에 웅용된 영상 축소기 방식인 Pixel-drop 방식, Upsampling 방식 및 Scaler32 방식의 문제점들을 모두 보완하는 엘리어싱 노이즈 제거 방법과 하드웨어 부담을 최소화한 방법인 디지털 필터의 위상 특성을 웅용한 축소원리를 설명할 것이다. 또한, 제안된 영상 축소기의 성능이 Scaler32 방식보다 우수함을 최종 시뮬레이션 결과(축소 영상)를 Scaler32 방식에 의한 결과와 비교하여 그 타당성을 증명할 것이다. 본 논문에서 제안된 영상 축소기는 라인메모리, 수직축 축소기, 수평축 축소기 및 FIFO로 크게 4블럭으로 구성되어 있다. 또한, 시스템 면적의 최소화를 위해 사용된 필터의 계수는 덧셈기와 천이기로 구현이 가능하며, 필터는 MUX-adder 형태의 구조를 가진다. 그리고, 보상 필터의 추가로 인한 필터의 대역제한폭이 영상 대역제한폭인 6MHz 까지 향상되어 원영상의 고주파 성분의 손실이 최소화된다. 제안된 영상 축소기는 하드웨어 언어인 Verilog-HDL로 설계되고, Cadence로 검증된다. 그리고, 회로 합성은 Synopsys 합성기로 합성되며, 레이아웃은 Mentor에서 수행된다. 사용되는 칩 마스터는 4,500$\mu\textrm{m}$$\times$4,500$\mu\textrm{m}$이며, 실제 레이아웃 크기는 2,528$\mu\textrm{m}$$\times$3,237$\mu\textrm{m}$이다.

• 한국포장학회지
• /
• 제28권3호
• /
• pp.171-174
• /
• 2022

화장품용 펌프는 복합재질의 내부 부품들과 복잡한 구조로 인하여 소비자들이 재질별로 분리 배출할 수 없는 구조를 이루고 있으며, 특히 금속 스프링을 사용하고 있어 재활용률이 현저히 떨어졌다. 하지만 최근 국내·외에서 환경오염으로 인한 다양한 규제 및 소비자의 인식 변화로 친환경적인 제품의 수요도 급격히 증가하고 있으며, 이에 따라 화장품 업계에서도 재활용률을 높이기 위해 다양한 시도가 진행되고 있다. 또한 아직 국내·외 플라스틱 화장품 용기의 재활용률이 20% 내외로 낮은 상황에서 친환경 화장품 용기 세계시장 선점과 국내 포장산업 활성화를 위해서는 기술적 차별화와 동시에 선진기업 수준의 품질 성능을 갖춘 화장품용 고성능 펌프의 개발이 필요하다. 따라서, 본 연구에서는 단일재질(PP)로 구성된 0.2 ml 고성능 펌프를 개발하였으며, 실험을 통해 감압 시 내용물의 누수와 용기 변형이 없으며, 누름강도 14.8~17.5N, 토출량 편차 2.3~8.8%, 초기 공타 4회로 기존 금속재 스프링을 사용한 복합소재펌프와 대등한 수준의 품질 성능을 확인할 수 있었다. 또한, 단일소재를 사용하였기 때문에, 향후 국내·외 친환경 화장품 용기 시장 점유율 확대와 함께 플라스틱 재활용률 향상에 기여할 것으로 기대된다.

• 전자공학회논문지SC
• /
• 제39권2호
• /
• pp.146-156
• /
• 2002

이 논문에서는 불규칙한 배선 구조에 대한 가상직선(virtual-straight line) 파라미터 추출 방법과 이를 이용한 새롭고 빠른 시간 영역에서의 시뮬레이션 방법론을 보이고 검증한다. 비선형인 트랜지스터의 특성을 고려한 인터컨넥트 회로의 시간영역에서의 신호응답은 모델차수감소법(model order reduction method)을 사용하여 수행된다. 모델차수감소법은 인터컨넥트 회로의 단위길이당 파라미터를 이용하므로 인터컨넥트의 길이가 서로 다르고 불규칙한 형태를 갖는 인터컨넥트에 대해서 직접적으로 모델차수감소법을 적용하기 위해 가상직선 모델을 사용하여 인터컨넥트의 파라미터를 추출한다. 또한 모델차수감소법은 일반적인 Berkeley SPICE의 모듈로 구성하여 인터컨넥트 회로의 시간영역 시간응답을 구하였으며 일반적인 회로 시뮬레이터인 HSPICE의 시뮬레이션 결과와 비교하여 잘 일치한다는 것을 보인다. 제안된 방법은 복잡한 다층 배선 구조에 대한 신속하고 정확한 시간영역 신호응답을 제공함으로써 고성능 VLSI 회로 설계에 유용하게 적용할 수 있다.