• 대한전자공학회논문지TC
• /
• 제45권10호
• /
• pp.71-79
• /
• 2008

본 논문은 고속 전기철도 시설로 인해 가입자 통신선로에서 발생하는 전력유도에 대한 현상과 관련 규정 및 유도전압 측정 결과를 분석한 것이다. 전력유도 현상의 명확한 이해를 돕기 위하여 이론적 배경을 제시하였고, 국내 법규에서 이상시유도위험전압, 상시유도위험종전압, 기기오동작유도종전압, 잡음전압 등으로 구분되는 유도전압 중에서 공통모드 전압에 해당하는 상시유도위험종전압과 잡음평형도 평가에 필요한 선대지잡음전압 및 차동모드전압인 선간잡음전압을 우리나라 고시 측정방법에 따라 측정하였다. 측정을 위해 이격거리가 각각 약 20 m와 300 m인 2 km 길이의 통신선로를 설치하여 실험하였으며 측정된 유도전압의 변화 및 파형 특성 등을 비교, 분석함으로써 고속전철에 의한 통신선로 전력유도 현상을 고찰하고 현행 측정방법의 타당성을 검토하였다.

• 정보처리학회논문지A
• /
• 제17A권3호
• /
• pp.121-126
• /
• 2010

본 논문에서는 저 전압 스윙 기술을 적용하여 저 전력 회로를 구현하고, 슬립 트랜지스터 (sleep-transistor)를 이용하여 누설전류를 최소화하는 새로운 저 전력 MOS 전류모드 논리회로 (MOS current-mode logic circuit)를 제안하였다. 제안한 회로는 저 전압 스윙 기술을 적용하여 저 전력 특성을 갖도록 설계하였고 고 문턱전압 PMOS 트랜지스터 (high-threshold voltage PMOS transistor)를 슬립 트랜지스터로 사용하여 누설전류를 최소화하였다. 제안한 회로는 $16\;{\times}\;16$ 비트 병렬 곱셈기에 적용하여 타당성을 입증하였다. 이 회로는 슬립모드에서 기존 MOS 전류 모드 논리회로 구조에 비해 대기전력소모가 1/104로 감소하였으며, 정상 동작모드에서 11.7 %의 전력소모 감소효과가 있었으며 전력소모와 지연시간의 곱에서 15.1 %의 성능향상이 있었다. 이 회로는 삼성 $0.18\;{\mu}m$ CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 하계학술대회 논문집
• /
• pp.489-494
• /
• 2001

In this thesis, the microstructure and electrical properties of ZnO varistors were investigated according to ZnO varistors with various formulation. A∼E's ZnO varistor ceramics were exhibited good density, 95% of theory density and low porosity, 5%, wholly. The average grain size of A-E's ZnO varistor ceramics exhibited 11.89$\mu\textrm{m}$, 13.57$\mu\textrm{m}$, 15.44$\mu\textrm{m}$, 11.92$\mu\textrm{m}$, 12.47$\mu\textrm{m}$, respectively. Grain size of C's ZnO varistor is larger and grain size of A and D's are smaller than other varistors. In the microstructure, A∼E's ZnO varistor ceramics sintered at l130$^{\circ}C$ was consisted of ZnO grain(ZnO), spinel phase(Zn$\sub$2.33/Sb$\sub$0.67/O$_4$), Bi-rich Phase(Bi$_2$O$_3$) and inergranular phase, wholly. Reference voltage of A∼E's ZnO varistor sintered at 1130$^{\circ}C$ decreased in order D, E > A > B > C's ZnO varistors. Nonlinear exponent of varistors exhibited high characteristics, above 30, wholly. Consequently, C's ZnO varistor exhibited good nonlinear exponent, 68. Lightning impulse residual voltage of A, B, C and E's ZnO varistors suited standard characteristics, below 12kV at current of 5kA.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제51권4호
• /
• pp.210-220
• /
• 2002

We analysised the effect of harmonics on electric machines of substation power system barred on quantitatively measured harmonics and proposed the methods for prevention of harmonics through checking on transformer, rectifier and cable's capacities against harmonics with reference to KEPCO's electricity service standard. In order to analysis harmoninics of silicon rectifier that is power source in DC substation, computer simulations for a substation with TR of high voltage distribution switchboard are performed. Simulation results show that the total harmonic distortion factor becomes smaller for TR primary and receiving points in order rather than silicon rectifier which is harmonic generation source so that the harmonics generated frets each rectifier are outflowed to power supply and high voltage distribution switchboard The result of higher distortion factors of voltage and current for rectifier with 100% load than those with 50 % and 30% indicates that the waveform of voltage and current for the real substation power system at the office-going and the closing hours with heavy loads might be more distorted. As proposed methods for harmonic reduction, the conventional 6 pulse-type for substation is required to be replaced by 12 pulse-type for reduction of 5th and 7th harmonics. The active filter rather than the passive filter is more effective due to severe variance of rectifier loads, but the high cost is price to be paid. In view of installation area and costs, the use of 12 pulse-type transformer is desirable and then the parallel transformer and the rectifier within the substation must be replaced at the same time. Other substations with parallel feeder can use 6 pulse-type transformer.

• 대한전자공학회논문지SD
• /
• 제46권4호
• /
• pp.10-14
• /
• 2009

본 논문에서는 항복 전압 특성을 향상시키기 위한 사다리꼴 게이트 구조의 AlGaN/GaN HEMT구조를 제안하였으며 그 실현 가능성을 2차원 소자 시뮬레이터를 통해 조사하였다. 사다리꼴 게이트 구조의 사용으로 드레인 방향의 게이트 모서리 부근에서 나타나는 전계의 집중을 효과적으로 분산되는 것이 시뮬레이션 결과에서 확인 되었다. 제안된 사다리꼴 게이트 AlGaN/GaN HEMT 소자 구조에서 2DEG 채널을 따라 형성되는 전계의 피크값은 4.8 MV/cm 에서 3.5 MV/cm 로 기존 구조의 AlGaN/GaN HEMT에 비해 30% 가량 감소하였으며, 그 결과로 인해 항복 전압은 49 V 에서 69 V 로 40 % 가량 증가하였다.

• 전자공학회논문지
• /
• 제51권3호
• /
• pp.55-60
• /
• 2014

고속 통신을 위해서 0.11um CMOS 공정을 사용하여 40GHz 전압 제어 발진기 (VCO : Voltage Controlled Oscillatior)를 제작했다. 밀리미터 웨이브 대역에서 동작하는 VCO는 높은 성능을 얻기 위하여 스마트 바이어스 테크닉을 사용하였고 스파이럴 형태의 인덕터와 출력버퍼를 추가하여 LC형 구조로 설계했다. 제안하는 VCO의 동작범위는 34~40GHz이며, 이 주파수 대역은 밀리미터 웨이브 통신 시스템에 적합하다. VCO의 측정결과 -16dBm의 출력파워와 16%의 동작범위, 38GHz 중심주파수에서 -100.33dBc/Hz(@1MHz)의 위상잡음을 갖는다. 또한 1.2V 전원에서 PAD를 포함한 전체 소모전력은 16.8mW이다. VCO의 성능을 비교할 수 있는 FOMT의 값은 -183.3dBc/Hz로 이전의 VCO에 비해 우수한 성능을 확인했다.

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.570-575
• /
• 2005

저전압 전력계통에 사용되는 누전차단기의 서지에 대한 오동작은 심각한 문제이다. 본 논문에서는 누전차단기의 서지에 대한 영향을 분석하기 위하여 IEC 61009-1와 KS C 4613 규격에 따라 누전차단기를 시험하였다. 서지전압 시험은 국내외 규격에 모두 적용되고 있으며, 서지전류 시험에 대해서는 국제규격 IEC 61009-1에만 규정되어 있다. 실험결과로부터 누전차단기는 서지전압에 대해서는 강인하지만 서지전류에 대해서는 오동작을 발생시켰다. 실제로 누전차단기가 설치되어 있는 환경에서는 서지전류의 침입이 빈번하므로, 누전차단기는 서지전류에 의한 오동작 시험이 수행되어야 하며, 국내규격에도 누전차단기 시험에 서지전류에 의한 평가를 포함하여야 할 것이다.

• 정보처리학회논문지A
• /
• 제14A권4호
• /
• pp.203-208
• /
• 2007

본 논문에서는 CMOS 다치 논리회로를 이용하여 $64{\times}64$ 비트 Modified Booth 곱셈기를 설계하였다. 설계한 곱셈기는 Radix-4 알고리즘을 이용하여 전류모드 CMOS 4치 논리회로로 구현하였다. 이 곱셈기는 트랜지스터 수를 기존의 전압모드 2진 논리 곱셈기에 비해 64.4% 감소하였으며, 내부 구조를 규칙적으로 배열하여 확장성을 갖도록 설계하였다. 설계한 회로는 2.5V의 공급전압과 단위전류 $5{\mu}A$를 사용하여, $0.25{\mu}m$ CMOS 기술을 이용하여 구현하였으며 HSPICE를 사용하여 검증하였다. 시뮬레이션 결과, 2진 논리 곱셈기는 $7.5{\times}9.4mm^2$의 점유면적에 9.8ns의 최대 전달지연시간과 45.2mW의 평균 전력소모 특성을 갖는 반면, 설계한 곱셈기는 $5.2{\times}7.8mm^2$의 점유면적에 11.9ns의 최대 전달지연시간과 49.7mW의 평균 전력소모 특성으로 점유면적이 42.5% 감소하였다.

• 조명전기설비학회논문지
• /
• 제16권3호
• /
• pp.93-100
• /
• 2002

본 논문에서는 피뢰설비에 대한 국내 규격의 재정립을 위해 관련된 기술을 검증할 목적으로 낙뢰로부터의 건축물 보호에 대한 규정과 기술상의 지침 등을 검토하였고, 국내의 피뢰설비에 관한 규격의 몇 가지 문제점을 해결하기 위란 연구를 수행하였다. 기존의 피뢰침에 대하여 피임펄스시험을 수행한 결과, 비교적 낮은 임펄스 전압에서 피뢰침 수뢰부의 절연체 표면에서 섬락을 일으켰고, 피격전류의 대부분은 피뢰침 지지용 금속판을 통하여 홀렀다. 따라서 피뢰침 지지대 부근에서의 전위경도는 매우 높게 상승하게 되어 피뢰설비로서의 기능을 못하게된다. 피뢰침 절연물의 섬락은 초소형 전자기기의 오동작을 비롯하여 감전이나 전기설비의 파손과 같은 막대한 경제적 손실을 가져오게 된다.

• 한국정보통신학회논문지
• /
• 제17권1호
• /
• pp.145-150
• /
• 2013

본 연구에서는 차세대 나노소자인 DGMOSFET에 대하여 문턱전압 이하영역에서 발생하는 단채널 효과 중 문턱전압 및 드레인유도장벽감소의 변화를 스켈링 이론에 따라 분석하였다. 포아송방정식의 분석학적 해를 구하기 위하여 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 이때 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 소자 파라미터인 채널의 두께, 도핑농도 등에 대하여 문턱전압 특성의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 문턱전압이하 특성을 분석하였다. 분석결과 스켈링 이론 적용 시 문턱전압 및 드레인유도장벽감소 현상이 변화하였으며 변화 정도는 소자파라미터에 따라 변화한다는 것을 관찰하였다.