• 제목/요약/키워드: tunnel field-effect-transistor(TFET)

검색결과 26건 처리시간 0.023초

터널 전계 효과 트랜지스터의 양자모델에 따른 특성 변화

  • 이주찬;안태준;유윤섭
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2017년도 추계학술대회
    • /
    • pp.454-456
    • /
    • 2017
  • 다양한 양자모델(Quantum model)을 적용한 터널 전계 효과 트랜지스터(tunnel field effect transistor; TFET)의 전류 및 커패시턴스(Capacitance)-전압 특성을 조사하였다. 사용된 양자 모델은 density gradient, Bohm Quantum Potential(BQP), Vandort quantum correction 모델을 슈뢰딩거-푸아송 모델과 calibration하여 사용하였다. BQP, Vandort, density gradient 모두 구동전류는 감소하였다. BQP를 단독으로 사용한 경우에 SS(subthreshold swing)와 on-set 전압($V_{onset}$)은 일정하지만 구동전류에서만 약 3배 전류가 감소하였으며, BQP와 Vandort 사용한 경우와 density gradient를 사용한 경우에 모두 $V_{onset}$이 약 0.07 eV 이동하였으며, SS가 40 mV/dec 이상으로 증가하였다.

  • PDF

도핑효과에 의한 L-shaped 터널링 전계효과 트랜지스터의 영향에 대한 연구 (Investigation on the Doping Effects on L-shaped Tunneling Field Effect transistors(L-shaped TFETs))

  • 심언성;안태준;유윤섭
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2016년도 춘계학술대회
    • /
    • pp.450-452
    • /
    • 2016
  • 2차원 TCAD 시뮬레이션을 이용하여 L-shaped 터널링 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET)의 도핑농도에 따른 효과를 조사했다. 소스 도핑이 $10^{20}cm^{-3}$ 이상에서 subthreshold swing (SS)이 가장 낮고, 드레인 도핑농도는 $10^{18}cm^{-3}$이하로 하는 것이 음전압에 생기는 누설전류를 막을 수 있다.

  • PDF

차세대 웨어러블 전자시스템용 실리콘 나노선 트랜지스터 연구 (Research on Silicon Nanowire Transistors for Future Wearable Electronic Systems)

  • 임경민;김민석;김윤중;임두혁;김상식
    • 진공이야기
    • /
    • 제3권3호
    • /
    • pp.15-18
    • /
    • 2016
  • In future wearable electronic systems, 3-dimensional (3D) devices have attracted much attention due to their high density integration and low-power functionality. Among 3D devices, gate-all-around (GAA) nanowire transistor provides superior gate controllability, resulting in suppressing short channel effect and other drawbacks in 2D metal-oxide-semiconductor field-effect transistor (MOSFET). Silicon nanowires (SiNWs) are the most promising building block for GAA structure device due to their compatibility with the current Si-based ultra large scale integration (ULSI) technology. Moreover, the theoretical limit for subthreshold swing (SS) of MOSFET is 60 mV/dec at room temperature, which causes the increase in Ioff current. To overcome theoretical limit for the SS, it is crucial that research into new types of device concepts should be performed. In our present studies, we have experimentally demonstrated feedback FET (FBFET) and tunnel FET (TFET) with sub-60 mV/dec based on SiNWs. Also, we fabricated SiNW based complementary TFET (c-TFET) and SiNW complementary metal-oxide-semiconductor (CMOS) inverter. Our research demonstrates the promising potential of SiNW electronic devices for future wearable electronic systems.

포켓 구조 터널링 전계효과 트랜지스터의 2D 터널링 효과 (2D Tunneling Effect of Pocket Tunnel Field Effect Transistor)

  • 안태준;유윤섭
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2017년도 추계학술대회
    • /
    • pp.243-244
    • /
    • 2017
  • 이 논문은 터널링 전계효과 트랜지스터의 밴드 간 터널링 전류 계산에 대하여 1차원과 2차원 방향의 터널링이 어떤 차이를 나타내는지 알아보았다. 2차원 방향의 터널링은 1차원 방향의 터널링에서 계산 되지 않는 대각선 방향의 터널링이 나타나기 때문에 더 정확한 터널링 전류를 계산할 수 있다. 시뮬레이션 결과는 문턱전압 이상의 전압에서는 2차원 방향으로 일어나는 터널링이 큰 영향을 미치지 않지만, 문턱전압 이하에서는 문턱전압 이하 기울기에 많은 영향을 미친다.

  • PDF

포인트 터널링과 라인 터널링을 모두 고려한 실리콘 기반의 포켓 터널링 전계효과 트랜지스터의 최적 구조 조건 (Guide Lines for Optimal Structure of Silicon-based Pocket Tunnel Field Effect Transistor Considering Point and Line Tunneling)

  • 안태준;유윤섭
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2016년도 추계학술대회
    • /
    • pp.167-169
    • /
    • 2016
  • 이 논문은 라인 터널링과 포인트 터널링을 모두 고려한 포켓 터널링 전계효과 트랜지스터의 여러가지 구조 및 물질 파라미터에 따른 시뮬레이션 결과를 소개한다. 포켓의 도핑 농도와 두께가 증가할수록 구동전류 $I_{on}$이 증가하고 포켓의 두께와 게이트 절연체의 유전율이 증가할수록 SS(subthreshold swing)가 좋아짐을 보인다. hump 효과는 SS를 나쁘게 하기 때문에 최소화할 수 있도록 최적의 구조를 만들어야 한다.

  • PDF

Assessment of Ambipolar Behavior of a Tunnel FET and Influence of Structural Modifications

  • Narang, Rakhi;Saxena, Manoj;Gupta, R.S.;Gupta, Mridula
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제12권4호
    • /
    • pp.482-491
    • /
    • 2012
  • In the present work, comprehensive investigation of the ambipolar characteristics of two silicon (Si) tunnel field-effect transistor (TFET) architectures (i.e. p-i-n and p-n-p-n) has been carried out. The impact of architectural modifications such as heterogeneous gate (HG) dielectric, gate drain underlap (GDU) and asymmetric source/drain doping on the ambipolar behavior is quantified in terms of physical parameters proposed for ambipolarity characterization. Moreover, the impact on the miller capacitance is also taken into consideration since ambipolarity is directly related to reliable logic circuit operation and miller capacitance is related to circuit performance.