포켓 구조 터널링 전계효과 트랜지스터의 2D 터널링 효과

안태준, 유윤섭*

한경대학교 전기전자제어공학과

2D Tunneling Effect of Pocket Tunnel Field Effect Transistor

Tae-Jun Ahn, Yun Seop Yu*

Department of Electrical, Electronic and Control Engineering, Hankyong National University E-mail : jigo1235@hknu.ac.kr

요 약

이 논문은 터널링 전계효과 트랜지스터의 밴드 간 터널링 전류 계산에 대하여 1차원과 2차원 방 향의 터널링이 어떤 차이를 나타내는지 알아보았다. 2차원 방향의 터널링은 1차원 방향의 터널링에 서 계산 되지 않는 대각선 방향의 터널링이 나타나기 때문에 더 정확한 터널링 전류를 계산할 수 있 다. 시뮬레이션 결과는 문턱전압 이상의 전압에서는 2차원 방향으로 일어나는 터널링이 큰 영향을 미치지 않지만, 문턱전압 이하에서는 문턱전압 이하 기울기에 많은 영향을 미친다.

ABSTRACT

This paper introduces about the difference between the tunneling currents in the 1D and 2D directions for the calculation of the band-to-band tunneling currents of the tunneling field effect transistors. In the two-dimensional tunneling, diagonal tunneling is not calculated in the one-dimensional tunneling so that more accurate tunneling current can be calculated. Simulation results show that the tunneling in the two dimensional direction has no effect on the voltage above the threshold voltage, but it affects the subthreshold swing below the threshold voltage.

키워드

터널링 전계효과 트랜지스터, TFET, 2D 터널링, 포켓 TFET

I.서 론

최근 반도체 산업에서 모바일 및 IoT(Internet of Things)의 발달로 시스템 반도체의 소비 전력 감소의 필요가 커지면서 반도체 소자의 성능 향 상과 소비 전력 감소에 대한 연구가 활발히 이루 어지고 있다[1]. 하지만, 기존의 금속-산화물 반도 체 전계효과 트랜지스터(MOSFET)는 문턱전압 이 하 기울기(Subthreshold Swing)가 60mv/dec 이하 로 줄어들 수 없는 물리적인 한계를 가지고 있기 때문에 구동전압을 감소시키면 누설 전류(I_{off})가 증가하는 문제가 발생한다. 따라서 저전력 소자의 필요성이 매우 커지면서 열전자 방출 방식의 금 속-산화물 반도체 전계효과 트랜지스터와는 다른 밴드 간 터널링(Tuuneling)을 이용한 터널링 전계 효과 트랜지스터(Tunnel Field-Effect Transistor, TFET)가 개발되었고, 문턱전압 이하 기울기가 60mV/dec 보다 작은 트랜지스터를 사용하여 구동 전압을 더 감소시킬 수 있다[2]-[3]. 밴드 간 터널 링에는 수직 방향의 라인 터널링과 수평 방향 포

인트 터널링이 있으며, 이전에 문턱전압 이하 기 울기와 구동 전류(I_{on})가 더 좋은 라인 터널링을 활용한 포켓 구조 터널링 전계효과 트랜지스터의 대하여 연구를 진행하였다[4]. 이전의 연구는 수 평과 수직 방향의 밴드 간 터널링만을 고려한 1 차원 방향의 터널링을 바탕으로 연구가 진행되었 다. 트랜지스터의 구조와 전계의 방향에 따라 2차 원 대각선 방향으로의 터널링도 발생한다.

본 연구에서는 더 정확한 밴드 간 터널링 전류 계산을 위하여 1차원과 2차원 방향의 터널링이 어떤 차이를 나타내는지 조사한다.

Ⅱ.본 론

2.1 포켓 구조 터널링 전계효과 트랜지스터 그림 1은 시뮬레이션에 이용한 포켓 구조 터널 링 전계효과 트랜지스터의 기본 구조를 나타낸 것이다. 구조의 각각의 길이는 게이트 산화막 두 께 T_{ax} = 2nm, 포켓 두께 T_n = 2nm, 포켓 길이



그림 1. 포켓 구조 터널링 전계효과 트랜지스터

 $L_p = 40nm$, 실리콘 두께 $T_{body} = 10nm$, 채널 길이 $L_{ch} = 50nm$, 소스 길이 $L_S = 60nm$, 드레인 길이 $L_D = 50nm$ 이다. 소스, 채널, 드레인의 도핑농도 는 각각 $N_a = 10^{20}$, $N_{ch} = 10^{15}$, $N_d = 10^{18}$ 으로 도핑하 였다.

2.2 시뮬레이션 및 전기적 결과

시뮬레이션은 Silvaco사의 ATLAS를 이용하였고 이동도 모델은 Conmob와 Fldmob를 사용하였고 재결합 모델은 Auger와 Consrh 모델을 사용하였 다. 캐리어 특성 모델은 Fermi 모델을 사용하였으 며, BGN(Band Gap Narrowing) 모델을 사용하였 고, 온도는 300k이다. Non-local 터널링 모델을 사 용하고 터널링 영역을 다양하게 설정하여 수직과 수평의 라인 터널링과 포인트 터널링뿐만 아니라 대각선 방향의 밴드 간 터널링도 고려하였다[4].



그림 2. 1차원과 2차원 방향의 터널링 농도 분포

그림 2는 1차원과 2차원 방향의 두 가지 터널 링 농도의 분포를 나타내고 있다. 그림 2(a)는 수 평과 수직의 1차원 방향의 터널링만 나타난다. 그 림 2(b)는 채널 아래 부분에서 화살표 방향으로 밴드 간 터널링이 발생하였다.

그림 3은 1차원과 2차원 방향의 터널링 전계 효과 트랜지스터의 $I_{ds}-V_{gs}$ 특성 비교를 나타내고 있다. I_m 는 거의 일정하지만 2차원 방향의 터널 링은 문턱전압 이하에서 대각선 방향으로 포인트 터널링이 발생하여 문턱전압 이하 기울기가 매우



그림 3. 1차원과 2차원 방향의 터널링 전계효과 트랜지스터의 *I*_{ds}-*V*_{gs} 특성

나빠진다.

Ⅲ.결 론

본 연구에서는 터널링 전계효과 트랜지스터의 1차원과 2차원 방향의 터널링의 차이에 대하여 알아보기 위하여 시뮬레이션을 진행하였다. 2차원 대각선 방향으로 터널링 영역을 추가하여 1차원 방향에서 나타나지 않았던 터널링이 나타나는 것 을 확인할 수 있었다. 문턱전압 이상의 전압에서 는 2차원 방향으로 일어나는 터널링의 크키가 크 지 않아 큰 영향을 미치지 않지만, 문턱전압 이하 에서는 2차원 방향의 터널링이 문턱전압 이하 기 울기에 많은 영향을 미친다. 따라서, 더 정확한 터널링 전류를 얻기 위해서는 다양한 방향을 고 려하여 2차원 방향의 터널링 계산을 사용하는 것 이 더 정확하다.

참고문헌

- [1] G. Yeap, "Smart mobile SoCs driving the semiconductor industry: Technology trend, challenges and opportunities," in *IEDM Tech. Dig.*, pp. 13–23, 2013.
- [2] A. M. Ionescu, H. Riel, "Tunnel field-effect transistors as energy-efficient electronic switches," *Nature*, Vol. 479, pp. 329-337, 2011.
- [3] U.E. Avci, D.H. Morris, and I.A. Young, "Tunnel Field-Eeffect Transstors: Prospects and Challenges," *IEEE Journal of the Electron Devices Society*, Vol. 3, pp. 88–95 2015.
- [4] T. J. ahn, *et. al.*, "Structure Guide Lines of Silicon-based Pocket Tunnel Field Effect Transistor," in 정보통신학회 춘계종합학술 대회, 2016.
- [5] SILVACO, int. "ATLAS Users Manual", Santa Clara, CA, 2014.