• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.351-354
• /
• 2004

This thesis presents Bipolar transistor with SAVEN(Self-Aligned VErtical Nitride) structure as a high-speed device which is essential for high-speed system such as optical storage system or mobile communication system, and proposes 0.8${\mu}m$ BiCMOS Process which integrates LDD nMOS, LDD pMOS and SAVEN bipolar transistor into one-chip. The SPICE parameters of LDD nMOS, LDD pMOS and SAVEN Bipolar transistor are extracted, and comparator operating at 500MHz sampling frequency is designed with them. The small Parasitic capacitances of SAVEN bipolar transistor have a direct effect on decreasing recovery time and regeneration time, which is helpful to improve the speed of the comparator. Therefore the SAVEN bipolar transistor with high cutoff frequency is expected to be used in high-speed system.

• ETRI Journal
• /
• 제31권5호
• /
• pp.604-606
• /
• 2009

The primary dose effects on an insulated gate bipolar transistor (IGBT) irradiated with a $^{60}Co$ gamma-ray source are found in both of the components of the threshold shifting due to oxide charge trapping in the MOS and the reduction of current gain in the bipolar transistor. In this letter, the IGBT macro-model incorporating irradiation is implemented, and the electrical characteristics are analyzed by SPICE simulation and experiments. In addition, the collector current characteristics as a function of gate emitter voltage, VGE, are compared with the model considering the radiation damage of different doses under positive biases.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.176-179
• /
• 2005

This paper proposed the two-transistor forward circuit using PFC, lossless snubber and synchronous rectifier for low voltage and high current output. The principle of operation, feature and design considerations is illustrated and verified through the experiment with a 200W(5V, 40A) 100kHz MOSFET based experimental circuit.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 B
• /
• pp.1163-1165
• /
• 2003

This paper presents the TTFC(Two Transistor Forward Converter) using Synchronous Rectifier. The principle of operation, feature ana design considerations are illustrated and verified through the experiment with a 200W 100kHz MOSFET based experimental circuit.

• 한국전자통신학회논문지
• /
• 제18권4호
• /
• pp.641-648
• /
• 2023

최근 4차 산업 혁명 중에서 인공지능의 급성장은 반도체의 성능 향상 및 회로의 집적을 기반으로 진보하였다. 전자기기 및 장비의 내부에서 연산을 돕는 트랜지스터는 고도화 및 소형화 되어 가며 발열의 제어 및 방열의 효율 개선이 새로운 성능의 지표로 대두되었다. DUT(Device Under Test) Shell은 트랜지스터의 검수를 위하여 정격 전류를 인가한 후, 임의의 발열 지점에서 전원을 차단한 상태에서, 방열을 통하여 트랜지스터의 내구도를 평가하여 불량 트랜지스터를 검출하는 장비이다. DUT Shell은 장비 내부의 방열 구조에 따라 동시에 더 많은 트랜지스터를 테스트할 수 있기 때문에 방열 효율은 불량 트랜지스터 검출 효율과 직접적인 관계를 갖는다. 이에 본 논문에서는 DUT Shell의 방열 최적화를 위하여 배치구조의 다양한 방법을 제안하고 전산유체역학을 이용하여 최적의 DUT Shell의 다양한 변형과 열 해석을 제안하였다.

• 한국정보통신학회논문지
• /
• 제19권12호
• /
• pp.2892-2898
• /
• 2015

양극성 이중 독립 게이트 실리콘 나노와이어 전계 효과 트랜지스터를 새롭게 제안한다. 제안한 트랜지스터는 극성 게이트와 제어 게이트를 가지고 있다. 극성게이트의 바이어스에 따라서 N형과 P형 트랜지스터의 동작을 결정할 수 있고 제어 게이트의 전압에 따라 트랜지스터의 전류 특성을 제어할 수 있다. 2차원 소자 시뮬레이터를 이용해서 양극성 전류-전압 특성이 동작하도록 두 개의 게이트들과 소스 및 드레인의 일함수를 조사했다. 극성게이트 4.75 eV, 제어게이트 4.5 eV, 소스 및 드레인 4.8 eV일 때 명확한 양극성 특성을 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.91-94
• /
• 2000

This paper introduces the design of low-power, fast-locking delay locked-loop using complementary pass transistor logic(CPL). Low-power design has become one of the most important in the modem VLSI application. CPL has the advantage of fast speed, high density, and low power with signal buffering between stages. Based on this analysis, we concluded that the I/O performance can be beyond 500㎒, 2-poly, 2-metal 0.65$\mu\textrm{m}$, 3.3V supply.

• 전기학회논문지
• /
• 제59권12호
• /
• pp.2273-2277
• /
• 2010

In this paper a 2.4GHz CMOS colpitts type microwave oscillator was designed and fabricated using H-spice and Cadence Spetre. There are 140MHz difference between the oscillation frequency and the resonance frequency of a tank circuit of the designed oscillator. The difference is seemed to be due to the parasitic component of the transistor. The inductors used in this design are the spiral inductors proposed in other papers. Cascode current source was used as a bias circuit of a oscillator and the output transistor of the current source is used as the oscillation transistor. A common drain buffer amplifier was used at the output of the oscillator. The measured oscillation frequency and output power of the oscillator are 2.173GHz and -5.53dBm.

• 한국산업정보학회논문지
• /
• 제6권3호
• /
• pp.123-127
• /
• 2001

CMOS 트랜지스터의 등가회로모델 파라미터 $C_{gs}$ 의 예측방법이 CMOS 트랜지스의 반전층내의 유동전하량 계산과 전하유도 특성에 의해 제안되었다. 이 $C_{gs}$ 파라미터는 MOS 트랜지스터의 RF대역의 차단주파수를 결정하고 또한 입력과 출력을 커플링 시키는 중요한 파라미터이다. 이 제안된 방법은 등가회로 모델에서 파라미터 값을 예측하고 파라미터 값을 추출하는 소프트웨어 개발에 기여할 것이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.635-640
• /
• 2016

Tunnel field-effect transistor (TFET) is a promising candidate for the next-generation electron device. However, technical issues remain for their practical application: poor current drivability, shor-tchannel effect and ambipolar behavior. We propose herein a novel recessed-channel TFET (RTFET) with the asymmetric source and drain. The specific design parameters are determined by technology computer-aided design (TCAD) simulation for high on-current and low S. The designed RTFET provides ${\sim}446{\times}$ higher on-current than a conventional planar TFET. And, its average value of the S is 63 mV/dec.