• 제목/요약/키워드: transaction register model

검색결과 9건 처리시간 0.023초

전자 상거래에서 거래 인증 모델 연구 (A study of the transaction certification model in the e-commerce)

  • 이창열
    • 정보보호학회논문지
    • /
    • 제17권1호
    • /
    • pp.81-88
    • /
    • 2007
  • 온라인 거래에서, 투명성은 전자상거래에 대한 과세나 고객의 권리를 위한 주요 요소이다. 오프라인에서 거래에 대한 신뢰성은 금전등록기 개념을 사용해서 이루어지고 있는 것처럼, 우리는 거래의 투명성을 위한 온라인 개념의 거래 등록기 모델을 연구하였다. 비록 온라인 거래 등록기가 전자상거래법과 관련되어서 사용될 수 있지만, 여기서는 등록기의 메카니즘에 대한 연구만을 고려하였다. 거래 등록기는 디지털 영수증을 발행하며, 영수증은 본 논문에서 개발한 모델로 진위가 판별될 수 있다.

중고자동차 데이터의 신뢰성을 보장하는 DID기반 거래 모델 (A DID-Based Transaction Model that Guarantees the Reliability of Used Car Data)

  • 김호윤;한군희;신승수
    • 융합정보논문지
    • /
    • 제12권4호
    • /
    • pp.103-110
    • /
    • 2022
  • ICT의 발달과 거래 플랫폼의 증가로 다양한 분야에서는 온라인 거래가 더욱 친숙하다. 특히 중고거래 플랫폼과 이용자의 증가로 거래액이 증가하고 있으며 중고거래는 특성상 신뢰성이 매우 중요하다. 그중 자동차는 장기간에 걸쳐 운용하기 때문에 중고자동차 시장은 거래가 매우 활발하다. 그러나 중고자동차 거래는 정보의 비대칭성이 적용되는 대표적인 시장이다. 본 논문에서는 중고자동차 거래에서 허위광고, 허위매물에 대한 문제점을 해결하기 위해 신뢰성이 보장되는 DID 기반의 거래 모델을 제시한다. 중고자동차 거래 모델에서 판매자는 최초 매물 등록 시 허위매물을 방지하기 위해 발행기관으로부터 발급받은 데이터만 등록한다. 발급과정에서는 DID Auth로 인증하기 때문에 스니핑, 중간자 공격 등의 공격으로부터 안전하다. 제시한 거래 모델에서는 VP의 Proof 항목으로 무결성을 검증하여 신뢰성을 높이고 정보의 비대칭성을 해결한다. 또한 구매자와 판매자 간의 직접 거래로 제3 자의 개입이 없어 수수료를 절감하는 효과가 있다.

공간정보기반 부동산거래선진화시스템 구축방안 (Study on Modernized Real Estate Transaction System based on Spatial Information)

  • 조춘만;정문섭
    • Spatial Information Research
    • /
    • 제21권6호
    • /
    • pp.69-80
    • /
    • 2013
  • 우리나라는 1983년 공인중개사 관련법을 최초로 도입하여 공인중개사를 중심으로 한 부동산거래문화 발전에 노력해왔다. 또한 국토교통부는 중개사협회 등 거래정보망 사업자를 일부 지정하여 매물정보의 신뢰성 및 거래의 투명성 확보에 주력해왔다. 그럼에도 불구하고 부동산거래 자체에 대한 준법수준과 관행은 대부분 오랜 과거 복덕방 시절의 그것에서 크게 벗어나지 못한 실정에 놓여있다. 이러한 부동산 거래관련 후진적 행태는 국민의 중개업에 관한 신뢰성등 사회적 자본(social capital)의 축적을 방해하며, 불필요한 사회적 추가비용이 발생되는 결과를 초래하고 있다. 즉, 중개업자들에 의한 중개대상물에 대한 낮은 신뢰성과 그로 인한 투기적 가격상승 우려 및 시장왜곡 등이 지속적으로 발생하는 결과에 일조하고 있다. 이러한 배경 하에, 본 연구의 목적은 국민에게 신뢰할 수 있는 부동산정보를 제공하고 효율적인 부동산거래를 지원하기 위한 공간정보기반 부동산거래선진화시스템의 모델 및 그 구축방안을 제시하는데 있다. 이를 통하여 우리나라 부동산거래를 선진화하고 경쟁력 있는 부동산중개업 육성에 기여하고자 하였다.

네트워크 프로세서의 성능 예측을 위한 고속 이더넷 제어기의 상위 레벨 모델 검증 (Model Validation of a Fast Ethernet Controller for Performance Evaluation of Network Processors)

  • 이명진
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제11권1호
    • /
    • pp.92-99
    • /
    • 2005
  • 본 논문에서는 SystemC를 이용하여 네트웍 SOC에 적용이 가능한 상위 계층 설계 방법을 제안한다. 본 방식은 실제 양산되고 있는 네트웍 SOC를 기준 플랫폼으로 하여 NAT 라우터에서 보다 높은 변환율을 얻기 위한 최적의 하드웨어 계수 결정을 목표로 한다. 네트웍 SOC에 내장된 고속 이더넷 MAC, 전용 I)MA, 시스템 모듈들은 트랜잭션 레벨에서 SystemC를 이용하여 모델링되었다. 고속 이더넷 제어기 모델은 실제 Verilog RTL의 동작을 사이클 단위로 측정한 결과를 토대로 동작이 세부 조정되었다. SystemC 환경의 NAT 변환율은 기준 플랫폼 검증 보드상의 측정 결과와 비교하여 $\pm$10% 이내의 오차를 보였고, RTL 시뮬레이션보다 100배 이상의 속도 이득을 보였다. 본 모델은 NAT 라우터에서 성능 저하의 원인을 찾는 SOC 구조 탐색을 위해 사용될 수 있다.

마스터와 슬레이브에 따른 싱글버스와 다중버스 토폴로지의 성능분석 (Performance Analysis of Single and Multiple Bus Topology Due to Master and Slave)

  • 이국표;윤영섭
    • 대한전자공학회논문지SD
    • /
    • 제45권9호
    • /
    • pp.96-102
    • /
    • 2008
  • SoC의 버스 구조에는 싱글버스와 다중버스로 구분된다. 싱글버스는 전송을 원하는 여러 개의 마스터 중 선택된 하나의 마스터만이 데이터 트랜잭션을 수행할 수 있다. 반면에 다중버스는 개별적으로 동작이 가능한 버스를 브리지를 통해 연결하여 각각의 버스에서 여러 데이터를 병렬 처리할 수 있다. 그러나 현재의 버스에서 다른 버스로 데이터 통신을 수행할 경우, 레이턴시가 급격하게 증가할 수 있다. 게다가, 다중버스의 성능은 마스터의 개수, 슬레이브의 종류 등에 따라 쉽게 바뀔 수가 있다. 이에 본 논문에서는 TLM(Transaction Level Model) 시뮬레이션 방법을 이용하여 마스터의 개수, SDRAM, SRAM, 레지스터 등의 슬레이브 종류에 따른 싱글버스와 다중버스 아키텍처의 성능을 정량적으로 비교 분석하였다.

TLM 방법을 이용한 다양한 중재 방식의 특성 비교 (Characteristic comparison of various arbitration policies using TLM method)

  • 이국표;고시영
    • 한국정보통신학회논문지
    • /
    • 제13권8호
    • /
    • pp.1653-1658
    • /
    • 2009
  • SoC(System on a Chip)는 버스 아키텍처 내에 여러 개의 마스터와 슬레이브, 아비터 그리고 디코더로 구성되어 있다. 마스터는 CPU, DMA, DSP 등과 같이 데이터 트랜잭션을 발생시키는 블록이고, 슬레이브는 SRAM, SDRAM, 레지스터 등과 같이 데이터 트랜잭션에 응답하는 블록이다. 또한 아비터는 마스터가 동시간대에 버스를 이용할 수 없기 때문에 이를 중재하는 역할을 수행하는데, 어떠한 중재 방식을 선택하는가에 따라 SoC의 성능이 크게 바뀔 수 있다. 본 논문에서 우리는 아비터에 대해 TLM(Tranction Level Model) 방법을 이용하여 다양한 중재 방식의 특성을 비교하였다. 일반적으로 사용되는 중재방식으로는 fixed priority 방식, round-robin 방식, TDMA 방식, Lottery bus 방식 등이 있는데, 이 중재 방식들의 장점과 단점을 분석하였다.

시스템-온-칩의 하드웨어-소프트웨어 통합 시뮬레이션을 위한 다목적 설계 프레임워크 (A Multipurpose Design Framework for Hardware-Software Cosimulation of System-on-Chip)

  • 주영표;윤덕용;김성찬;하순회
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제35권9_10호
    • /
    • pp.485-496
    • /
    • 2008
  • SoC(System-on-Chip)를 설계함에 있어서 칩의 복잡도 증가로 인하여, RTL(Register Transfer Level)에 기반한 기존의 시스템 성능 분석 및 검증 기법만으로는 점차 짧아지는 '시장 적기 출하(time-to-market)' 요구에 효율적으로 대응할 수 없게 되었다. 이를 극복하기 위하여 설계 포기 단계부터 지속적으로 시스템을 검증하기 위한 새로운 설계 방법이 요구되었으며, TLM(Transaction Level Modeling) 추상화 수준을 가진 하드웨어-소프트웨어(HW-SW) 통합 시뮬레이션이 이러한 문제를 해결하기 위한 방법으로 널리 연구되고 있다. 그러나 대부분의 HW-SW 통합 시뮬레이터들은 다양한 추상화 수준 중 일부만을 지원하고 있으며, 서로 다른 추상화 수준을 지원하는 툴들 간의 연계도 쉽지 않다. 이를 극복하기 위하여 본 논문에서는 HW-SW 통합 시뮬레이션을 위한 다목적 선계 프레임워크를 제안한다. 제안하는 프레임워크는 소프트웨어 응용의 설계를 포함하는 체계적인 SoC 설계 플로우를 제공하며, 각 설계 단계에서 다양한 기법들을 유연하게 적용할 수 있는 동시에, 다양한 HW-SW 통합 시뮬레이터들을 지원한다. 또한 플랫폼을 추상화 수준과 모델링 언어에 독립적으로 설계할 수 있어, 다양한 수준의 시뮬레이션 모델 생성이 가능하다. 본 논문에서는 실험을 통하여, 제안하는 프레임워크가 ARM9 기반의 강용 SoC 플랫폼을 정확하게 모델링 할 수 있는 동시에, MJPEG 예제의 성능을 44%까지 향상시키는 성능 최적화를 수행할 수 있음을 검증하였다.

버스 레이턴시 감소와 시스템 성능 향상을 위한 스코어 중재 방식 (Score Arbitration Scheme For Decrease of Bus Latency And System Performance Improvement)

  • 이국표;윤영섭
    • 대한전자공학회논문지SD
    • /
    • 제46권2호
    • /
    • pp.38-44
    • /
    • 2009
  • 버스 시스템은 하나의 버스 내에 여러 개의 마스터와 슬레이브, 아비터 그리고 디코더로 구성되어 있다. 마스터는 CPU, DMA, DSP 등과 같은 데이터의 명령을 수행하는 프로세서를 말하며, 슬레이브는 SRAM, SDRAM, 레지스터 둥과 같이 명령에 응답하는 메모리를 말한다. 또한 아비터는 마스터가 동시간대에 버스를 이용할 수 없기 때문에 이를 중재하는 역할을 수행하는데, 어떠한 중재 방식을 선택하는가에 따라 버스 시스템의 성능이 크게 바뀔 수 있다. 일반적인 중재 방식에는 fixed priority 방식, round-robin 방식이 있으며, 이를 개선한 TDMA 방식과 Lottery bus 방식 등이 현재까지 제안되었다. 본 논문에서는 새로운 중재 방식인 스코어 중재 방식을 제안하고 이를 TLM 알고리즘으로 구성하여 일반적인 중재방식과 시뮬레이션을 통해 성능을 비교 분석하였다. 앞으로의 버스 중재 방식은 스코어 중재 방식을 기초로 더욱더 발전할 것이며, 버스 시스템의 성능을 향상시킬 것이다.

VM의 자동 변수 생성 방식 기반 모바일 지급결제 시스템 (A Mobile Payment System Based-on an Automatic Random-Number Generation in the Virtual Machine)

  • 강경석;민상원;심상범
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제12권6호
    • /
    • pp.367-378
    • /
    • 2006
  • 이동전화가 전자상거래와 온라인 뱅킹의 새로운 수단으로 등장하고 있다. 모바일 기기를 통한 모바일 지급결제는 인터넷 결제나 소액결제 등에서 대중적으로 이용되며 새로운 결제수단으로 각광받고 있다. 하지만 현재의 모바일 지급결제는 소액에 치중하고 있으며 안전하고 표준화된 기술의 미비 등의 문제가 해결해 되어야할 과제로 떠오르고 있다. 본 논문에서는 현재 모바일 지급결제 서비스의 정의와 유형을 알아보고 모바일 지급결제 서비스에서의 인증의 의미와 각 지급결제 서비스의 인증방식에 대해 살펴보았다. 또한 각 인증방식들에서의 사고유형과 그 원인 그리고 그에 따른 대책을 알아보고, 현시점에서 그 대책이 실제 적용되기까지의 긴 시간동안 기존 설비나 휴대폰의 하드웨어를 추가 또는 변형하지 않는 범위 안에서 실현 가능한 새로운 인증절차를 제안하였다. 본 논문이 제안한 인증기법은 휴대폰의 VM을 이용한 결제로서 기존 SMS로 전달된 난수를 입력하는 방식의 문제점으로 지적되는 전달 내용에 대한 타인의 도용 위험성을 줄이기 위해 사용자가 직접 본인의 휴대폰에서 결제용 VM을 구동 난수를 확인하여 난수를 사이트에 입력하는 방식을 사용한다. VM 다운로드 후 처음 사용시 다운받은 VM의 S/N을 서버에 등록하여 VM을 구동할 때마다 S/N과 휴대폰 번호를 매칭한 후 난수를 부여하여 기존 휴대폰 통합 과금 서비스에서는 하기 어려운 점이었던 등록된 폰 이외의 불법 복제된 폰의 결제를 막을 수 있게 하였다. 또 난수 발급시 사용되는 매개체를 SMS발송에서 47 byte 패킷통신으로 대체하여 난수를 발급할 때 소요되는 시간을 대폭 줄이고 결제할 때 소요되는 비용을 기존의 1/3로 절감 하였다.