

논문 2009-46SD-2-6

버스 레이턴시 감소와 시스템 성능 향상을 위한 스코어 중재 방식

(Score Arbitration Scheme For Decrease of Bus Latency And System
Performance Improvement)

이 국 표*, 윤 영 섭*

(Kook-Pyo Lee and Yung-Sup Yoon)

요 약

버스 시스템은 하나의 버스 내에 여러 개의 마스터와 슬레이브, 아비터 그리고 디코더로 구성되어 있다. 마스터는 CPU, DMA, DSP 등과 같은 데이터의 명령을 수행하는 프로세서를 말하며, 슬레이브는 SRAM, SDRAM, 레지스터 등과 같이 명령에 응답하는 메모리를 말한다. 또한 아비터는 마스터가 동시간대에 버스를 이용할 수 없기 때문에 이를 중재하는 역할을 수행하는데, 어떠한 중재 방식을 선택하는가에 따라 버스 시스템의 성능이 크게 바뀔 수 있다. 일반적인 중재 방식에는 fixed priority 방식, round-robin 방식이 있으며, 이를 개선한 TDMA 방식과 Lottery bus 방식 등이 현재까지 제안되었다. 본 논문에서는 새로운 중재 방식인 스코어 중재 방식을 제안하고 이를 TLM 알고리즘으로 구성하여 일반적인 중재방식과 시뮬레이션을 통해 성능을 비교 분석하였다. 앞으로의 버스 중재 방식은 스코어 중재 방식을 기초로 더욱더 발전할 것이며, 버스 시스템의 성능을 향상시킬 것이다.

Abstract

Bus system consists of several masters, slaves, arbiter and decoder in a bus. Master means the processor that performs data command like CPU, DMA, DSP and slave means the memory that responds the data command like SRAM, SDRAM and register. Furthermore, as multiple masters can't use a bus concurrently, arbiter plays an role in bus arbitration. In compliance with the selection of arbitration method, bus system performance can be changed definitely. Fixed priority and round-robin are used in general arbitration method and TDMA and Lottery bus methods are proposed currently as the improved arbitration schemes. In this study, we proposed the score arbitration method and composed TLM algorithm. Also we analyze the performance compared with general arbitration methods through simulation. In the future, bus arbitration policy will be developed with the basis of the score arbitration method and improve the performance of bus system.

Keywords : bus system, arbiter, Score arbitration, Transaction Level Model

I. 서 론

반도체 집적회로 공정 기술의 발달로 인해 칩은 현재 SoC(System on a Chip)로 발전하고 있다. SoC는 하나의 칩에 시스템을 집적화 한다는 의미로 전자제품의 소형화, 저 전력화, 고성능을 이끈다. 또한 소비자들은 더

욱 더 성능 좋은 제품을 요구하기 때문에 설계자들은 시장에 더 빨리 제품을 출시하기를 원하고 있다. 이를 위해 대다수 칩 제조회사들은 칩을 빠르게 제작하고 성능을 빠르게 검증할 수 있는 설계 방법을 찾고 있다.

성능 검증 방법으로는 RTL(Register Transfer Level) 방법, 정적인 분석 방법, TLM (Transaction Level Model) 방법 등이 있는데, RTL 방법은 성능의 정확도는 뛰어나지만 시간이 너무 오래 걸리는 단점이 있다. 또한 정적인 분석 방법은 시간은 적게 걸리지만

* 정희원, 인하대학교 전자공학과
(Dept. of Electronics Engineering, Inha University)
접수일자: 2008년8월21일, 수정완료일: 2009년2월4일

정확도가 심각하게 떨어진다. 따라서 TLM 방법이 성능의 빠른 분석과 정확도 측면 모두 가능하기 때문에 현재 많이 사용되고 있다^[1].

버스 시스템은 IP들 간의 통신 순서와 방법을 정의하고 제어한다. 그러므로 버스 시스템과 IP간의 호환성을 고려하여 버스 시스템의 성능이 SoC의 성능을 좌우하는 요소로 부각되고 있다. 버스 시스템은 ISA, MCA, PCI 등 여러 종류가 있지만, 이 중 ARM 프로세서의 AMBA(Advanced Microcontroller Bus Architecture)^[2]가 온 칩 통신의 표준이 되고 있다. AMBA는 AHB(Advanced High-performance Bus), ASB(Advanced System Bus) 그리고 APB(Advanced Peripheral Bus)가 있으며, AXI(Advance eXtensible Interface)가 새롭게 개발되었지만, 호환성 등의 측면에서 아직까지 AHB가 고성능 버스로 성능 향상을 위해 많이 연구되고 있다. 일반적인 AHB는 하나의 버스 내에 여러 개의 마스터와 슬레이브, 아비터, 디코더로 구성되어 있다.

마스터는 CPU, DMA, DSP 등과 같은 프로세서들을 말하며, 일반적으로 시스템의 동작을 일으킬 수 있는 주체이다. 또한 슬레이브는 마스터와는 반대로 DRAM, SRAM과 같은 메모리를 의미하며, 마스터의 명령에 반응하는 역할을 수행한다. 또한 아비터는 여러 개의 마스터가 동시에 버스를 사용할 수 없기 때문에 이를 중재하는 역할을 수행하고 중재하는 방식에 따라 버스의 효율적인 중재가 가능하기 때문에 성능 향상을 위해 현재 많이 연구되고 있는 분야이다. 마지막으로 디코더는 마스터로부터 나오는 어드레스의 상위 비트를 가지고 적절한 슬레이브를 선택해주는 역할을 한다.

아비터의 중재 방식^[3~7]에는 fixed priority 방식, round-robin 방식, TDMA 방식, Lottery bus 방식 등 여러 가지가 있다. 또한 이를 개선하여 최근에는 priority with break 방식, priority with waiting time control 방식, short job first 방식, short job first with waiting time control 방식 등이 새롭게 개발되었다^[8].

본 논문에서는 새로운 방식인 스코어 중재 방식을 제안하고 TLM 알고리즘을 구성하여 여러 가지 중재 방식과 비교하여 성능을 분석 및 검증하였다.

II. 본 론

1. 기존의 중재 방식

그림 1에 일반적인 버스 중재 방식인 fixed priority




그림 1. 기존의 버스 중재 방식

Fig. 1. Conventional bus arbitration methods.

방식과 round-robin 방식을 보이고 있다. 그림 1(a)는 fixed priority 방식이다. Fixed priority 방식에서는 각각의 마스터들이 고정된 우선순위를 가지기 때문에 중요한 마스터가 데이터를 많이 처리하게 할 수 있는 장점을 가지고 있다. 그러나 우선순위가 낮은 마스터의 스타베이션(starvation)을 일으킬 수 있는 단점이 있다.

그림 1(b)에 보인 round-robin 방식은 마스터의 우선순위가 정해지지 않고 골고루 버스 점유권을 주기 때문에 마스터들이 공평하게 버스를 이용할 수 있어 스타베이션을 방지할 수 있다. 그러나 fixed priority 방식과는 달리 우선순위를 설정할 수 없는 단점이 있다.

또한 위의 방식을 수정한 TDMA 방식이 있는데, 이 방식의 경우엔 스타베이션을 방지할 수 있지만, 마스터의 대기시간이 길어질 수 있는 단점을 가지고 있다^[7].

2. 중재 방식에 대한 고찰

효율적인 버스 중재 방법을 위해 표 1과 같이 마스터의 대역폭, 스타베이션, 고성능, 사용자의 특별한 요구 등을 고려하였다. 표 1에는 고려사항과 현재 가능한 해결 방안이 제시되어 있다. 첫 번째 마스터의 대역폭의 경우엔 현재 해결 방안으로 fixed priority, TDMA,

표 1. 버스 중재 방법에 대한 고려사항과 현재 가능한 해결방법

Table 1. The consideration item and current possible solution about bus arbitration methods.

No.	Consideration item	Current possible solution
1	Master bandwidth	Priority assignment about each master Ex) Fixed Priority, TDMA, Lottery
2	Starvation	High priority assignment about long latency Ex) Latency-award bus arbitration, round-robin policy
3	High performance	1. Priority assignment due to slave latency 2. Priority assignment due to burst length
4	Priority requested by user	Priority assignment due to data size (Byte, Halfword, Word, etc)

Lottery 방식 등이 있다. 이는 각 마스터에게 우선순위를 정해줌으로써 대역폭을 조절할 수 있다. 두 번째 스타베이션에 관한 경우, 해결 가능한 중재 방법으로는 Latency-award bus arbitration 방식과 round-robin 방식이 있으며, Latency-award arbitration 방식의 경우엔 마스터가 일정한 대기시간을 넘을 경우 그 마스터의 우선순위를 높여줌으로써 스타베이션을 방지할 수 있다. 세 번째 고성능에 관한 경우는 슬레이브 레이턴시나 버스트 길이에 대해 우선순위를 할당함으로써 성능이 향상될 수 있다. 슬레이브 레이턴시는 슬레이브의 종류에 따라 다르기 때문에, 속도가 빠른 SRAM을 다른 메모리보다 우선순위를 높임으로써 성능이 향상될 수 있으며, 버스트 길이의 경우는 버스트 길이가 길수록 우선순위를 높여줌으로써 각 마스터의 데이터 처리가 끝난 후에 발생하는 레이턴시를 줄일 수 있어 성능을 높일 수 있다. 네 번째 사용자의 특별한 요구에 대해서는 현재 데이터 크기(바이트, 워드 등)에 따라 우선순위를 할당할 수 있다.

일반적으로 네 가지 고려사항에 대한 각각의 해결책은 있으나, 모두를 한 번에 해결할 중재 방법은 아직까지 제안되지 않았다. 이에 본 연구는 표 1에 대한 우선순위를 점수화하고, 합산하여 종합 점수에 의해 버스 점유권을 부여하는 스코어 중재 방식을 제안한다.

3. 스코어 중재 방식

그림 2는 스코어 중재 방식을 보여주고 있다. 아비터 내부에 각 마스터 당 점수를 계산하는 *MasterN Score Calculator* 가 있다. 이에 버스요청신호 *Req[N]* 이 입력되면, 각 마스터는 해당 마스터의 스코어를 계산한다. 또한 비교기를 통해 점수가 높은 마스터에게 버스 점유권 *Grant[X]* 신호를 준다.

$$S_{Tot} = S_{MP} + S_{SL} + S_{LL} + S_{DL} + S_{SR} \quad (1)$$




그림 2. 스코어 중재 방식
Fig. 2. Score arbitration method.

표 2. 본 연구에서 적용한 고려사항에 대한 점수 할당

Table 2. Score assignment about the consideration item applied in this study.

No	Consideration item	Example about score assignment
1	Master bandwidth	Master0 : 6 score Master1 : 5 score Master2 : 4 score Master3 : 2 score Master4 : 1 score Master5 : 0 score
2	Starvation	Master having More than 100 bus request cycle : 10 score Else : 0 score
3	High performance	1. Slave latency Short slave latency (ex. SRAM) : 4 score Else : 0 score 2. Burst length 16 Burst length : 4 score 8 Burst length : 3 score 4 Burst length : 2 score 1 Burst length : 1 score
4	Priority requested by user	Data size Word : 2 score Else : 0 score

식 (1)은 표 1의 내용을 포함하여 버스 중재 우선순위에 대한 전체 스코어를 합산하는 방법을 보여준다. 여기서 S_{Tot} 는 버스 중재 우선순위에 대한 전체 스코어, S_{SL} 는 슬레이브 레이턴시에 대한 스코어, S_{LL} 는 장시간 버스 요청하는 마스터에 대한 스코어, S_{DL} 는 데이터 길이에 대한 스코어, S_{SR} 는 사용자의 특별한 요구에 대한 스코어이다.

표 2는 스코어 중재 방식을 위해 실제 적용된 각 고려사항에 대한 점수의 예를 보여주고 있다. 첫 번째, 마스터의 대역폭을 보면 마스터 Master0의 경우는 6점, Master1은 5점, Master2는 4점, Master3은 2점, Master4는 1점, Master5는 0점으로 총 6개의 마스터에 각각의 점수가 할당되어 있다.

두 번째 고려사항인 스타베이션의 경우는 버스 요청 사이클이 100이상일 때, 10점이 상승한다. 세 번째의 경우는 고성능의 경우인데, 이때에는 두 가지의 기준으로 점수가 할당된다. 첫 번째 기준은 슬레이브 레이턴시다. 즉, 짧은 슬레이브 레이턴시인 SRAM (Static Random Access Memory)의 경우는 4점의 가산점이 부여되며, 그 외의 슬레이브인 SDRAM, DRAM의 경우는 0점이 부여된다. 네 번째 고려사항은 사용자의 요구이다. 이때 데이터 크기가 워드일 경우엔 2점의 점수가 부여된다.

본 연구에서는 일반적인 우선순위의 기준을 고려하여 표 2와 같은 점수할당으로 성능을 분석하였으나, 시스템이나 사용자의 요구에 의해 점수 가중치를 변경할 수 있다.

4. 모델링

버스 아키텍처의 상태도는 *InitSt*, *TransferGenSt*, *ArbitrationSt*, *TransferExecSt*의 네 가지 상태를 거치게 되는데, *InitSt*는 마스터를 통한 버스사용 요청이 발생하지 않아 버스의 동작이 없는 상태를 의미한다. 한 개 이상의 마스터에서 버스를 사용하려고 할 경우, *TransferGenSt* 상태에서 버스요청 신호와 데이터 전송관련 신호를 발생시키게 된다. 이후 *ArbitrationSt* 상태로 진입하게 되는데, 여러 가지 버스 중재알고리즘을 통해 하나의 마스터에게 버스 점유권(*grant* 신호)을 할당하게 되며 *TransferExecSt* 상태로 진입하게 된다.

*TransferExecSt*에서 실제 데이터 트랜잭션을 시작하고 해당 슬레이브에 데이터를 전송하게 된다. 데이터 전송을 마친 후, 다른 마스터에서 버스요청이 있으면 *ArbitrationSt* 상태로 진입하고, 마스터가 버스를 사용하려고 하면 *TransferGenSt* 상태로 진입한다. 만약 모든 마스터가 버스를 사용하지 않을 경우에는 *InitSt* 상태로 진입하게 된다.

표 3은 이 절에서 논한 스코어 중재 방식의 알고리즘을 보이고 있다. 알고리즘을 구성할 때 조건은 표 2의 기준을 적용하였다. 각각의 마스터에 따른 우선순위는 변수 *Master_Score[master]*에 할당되었고, 스타베이션 방지를 위해 500 사이클 동안 버스점유를 받지 못한 마스터에게 변수 *Long_Wait_Score[master]*에 10점을 할당하였다. 또한 버스트 크기에 따라 버스트 점수 *Burst_Score[master]*를 할당하였다.




그림 3. 버스 아키텍처 모델의 상태도
 Fig. 3. State machine of bus architecture model.

또한 슬레이브의 종류(SDRAM, SRAM, 레지스터)에 따라 슬레이브 점수 *Slave_Score[master]*를 할당하였다. 마지막으로 모든 점수를 합산하여 변수 *Priority_Score[master]*에 최종점수를 할당하였다.

표 3. 스코어 중재 방식의 알고리즘
 Table 3. Algorithm of Score arbitration method.

```

1: Priority_Score_Arbitration ()
2: {
3:   int Priority_Score      [master_number];
4:   int Master_Score      [master_number];
5:   int Long_Wait_Score   [master_number];
6:   int Burst_Score       [master_number];
7:   int Slave_Score       [master_number];
8:   int first_req=0;
9:   int pre_granted;
10:// Priority Score Calculation
11:for(i=0;i<master_number;i++)
12:{
13:  // Master_Score Assignment
14:  Master_Score[i] = master_number-i;
15:  // Long Wait Score Assignment for Starvation Prevention
16:  if(request_cycle[i]>=500) Long_Wait_Score[i] = 10;
17:  else Long_Wait_Score[i] = 0;
18:  //Burst Length Score Assignment
19:  if(burst[i]==SINGLE) Burst_Score[i] = 1;
20:  else if (trans_cycle[i]==4) Burst_Score[i] = 2;
21:  else if (trans_cycle[i]==8) Burst_Score[i] = 3;
22:  else if (trans_cycle[i]==16)Burst_Score[i] = 4;
23:  // Slave Score Assignment
24:  if(slave_type[i]==SDRAM) Slave_Score[i] = 0;
25:  else Slave_Score[i] = 4;
26:  // Total Score Summation
27:  Priority_Score[i]=Master_Score[i]+Long_Wait_Score[i]+Burst_Score[i]+Slave_Score[i];
28:} //for(i=0;i<master_number;i++)
29:// Bus Grant Decision
30:for(i=0;i<master_number;i++)
31:{
32:  if(req[i])
33:  {
34:    if(first_req=0) first_req=1;
35:    else first_req=0;
36:    if(first_req=0)
37:    {
38:      first_req=1;
39:      pre_granted=i;
40:    } //if(first_req=0)
41:  } else
42:  {
43:    if(Priority_Score[pre_granted]<Priority_Score[i]) pre_granted=i;
44:  } // else
45:  } //if(req[i])
46:} //for(i=0;i<master_number;i++)
47:// Bus Grant Assignment
48:granted[pre_granted]=TRUE;
49:} //Priority_Score_Method ()
    
```




그림 4. 스코어 중재 방식의 타이밍 다이어그램
Fig. 4. The timing diagram of Score arbitration method.

표 4. 마스터에 따른 버스트길이, 슬레이브 타입 설정
Table 4. Burst length and slave type due to each master.

No.	Master	Burst Length (cycle)	Slave Type
1	Master0	Single(1), Burst(4, 8, 16) (Using random function)	SDRAM, SRAM (Using random function)
2	Master1	16	SDRAM
3	Master2	16	SRAM
4	Master3	Single(1), Burst(4, 8, 16) (Using random function)	SDRAM, SRAM (Using random function)
5	Master4	1	SDRAM
6	Master5	16	SRAM

아비터는 전체 점수인 $Priority_Score[master]$ 크기를 비교하여 버스 허가 신호 $grant[master]$ 를 해당 마스터에게 주어 버스를 이용할 수 있는 마스터가 선택되어진다.

그림 4는 스코어 중재 방식의 타이밍 다이어그램이다. 시간 3에서 마스터3에 의해 요청된 $Req[3]$ 신호에 의해 $Grant[3]$ 신호가 할당된다. 이 경우 마스터3만 버스요청을 하였으므로 스코어와 무관하게 $Grant[3]$ 신호가 할당되었다. 그러나 시간 7에서 마스터 0과 마스터2가 동시간대에 버스 요청을 하였으며, 각각의 스코어는 10과 12점이다. 이 경우에는 스코어가 큰 마스터2가 버스 허가 신호를 먼저 받고, 마스터2가 처리 완료된 후, 마스터1에 버스 허가 신호가 할당된다. 본 논문

은 이와 같이 버스 점유권을 줌으로써, 여러 가지 중요한 요소들을 모두 고려하는 중재 방식을 제안한다.

일반적으로 각각의 마스터가 전송하는 버스트 길이와 슬레이브는 미리 결정된다. 본 연구에서는 성능검증 시뮬레이션을 위해 각각의 마스터가 전송하는 버스트 길이와 슬레이브 타입을 표 4와 같이 설정하고, 표 1과 표2의 내용을 기준으로 시뮬레이션을 수행하였다. 예를 들어 마스터 2의 경우는 버스트 길이가 16이며, 슬레이브 타입은 SRAM이기 때문에 스코어는 8점의 가산점이 부여되는 것이다.

또한 최종 사이클($Final_Cycle$)은 충분히 긴 시간인 10,000,000 사이클로 하여 정확도를 높였으며, 마스터에서 발생시키는 데이터 트랜잭션 사이의 간격은 평균값을 20으로 하였고 랜덤함수로 0-40까지의 값이 발생하도록 하였다.

5. 시뮬레이션 분석

그림 5는 각 중재 방식에 따른 버스 허가 횟수를 보여주고 있다. Fixed priority 방식은 마스터 우선순위에 따라 허가 횟수의 차이가 가장 크며, round-robin 방식은 허가 횟수는 동일하였다. TDMA 방식^[7]은 슬롯수를 마스터 M0, M1, M2, M3, M4, M5에 따라 4,1,1,1,1,1을 주었으며, 슬롯수가 많은 마스터 M0의 버스 허가 횟수가 가장 많았고, 다른 마스터들은 슬롯수를 동일하게 주었지만 2순위 중재에 의해 허가 횟수가 마스터 M1이 M2, M3, M4, M5 보다 높게 나타났고, 특히 마스터 M5는 허가 횟수가 가장 적었다. 이 중 우리가 제안한 스코




그림 5. 중재방식에 따른 버스 허가 횟수
Fig. 5. Bus grant frequency due to arbitration methods.

어 중재 방식은 점수에 따라 마스터 M2, M1, M5, M0, M3, M4 순으로 버스 허가 횟수가 많았다.

이는 표 2와 표 4를 기준으로 마스터 M2의 조건이 버스트 길이가 16이고 슬레이브 타입이 SRAM이기 때문에 8점의 가산점이 부여되어 우선순위가 가장 높기 때문이며, 허가 횟수가 가장 낮은 M4의 경우는 버스트 길이가 가장 짧고 또한 슬레이브 타입도 SDRAM이기 때문에 점수가 낮게 부여되었기 때문이다.

그림 6은 각각의 중재 방식에 따른 데이터 전송량을 보여주고 있다. Fixed priority 방식의 경우는 마스터 M0의 우선순위가 마스터 M1보다 높음에도 데이터 전송량은 마스터 M1과 M2가 더 높게 나타났다. 이는 표 4에 보인 마스터의 버스트 길이가 마스터 M1, M2가 마스터 M0보다 크기 때문에 실질적인 데이터 전송량이 많은 이유이다. 특히, 제안한 스코어 중재 방식의 경우는 마스터 M2가 상대적으로 데이터 전송량이 많다. 이는 마스터 M2의 조건 중 슬레이브 타입이 SRAM이기 때문에 속도가 빠른 SRAM에 큰 점수가 할당되었기 때문이며, 또한 이 부분에서 전체적인 성능 향상이 이루어졌다. 결국, 일반적인 중재방식인 fixed priority 방식과 round-robin 방식 그리고 TDMA 방식의 대략적인 데이터 전송량은 7,100,000~7,700,000 사이클이었으나 우리가 제안한 스코어 중재 방식의 경우는 약 8,150,000사이클이었다. 결국, 스코어 중재 방식이 다른 방식보다 약 6-12%의 성능이 향상되었음을 알 수 있다.

$$L_{tot} = L_r + L_a + L_s + L_d \quad (2)$$




그림 6. 중재 방식에 따른 데이터 전송량
Fig. 6. Data transaction due to arbitration methods.

식 (2)는 버스 통신에 소요되는 총 레이턴시를 계산하는 식이다. 여기서 L_{tot} 은 버스 통신에 소요되는 총 레이턴시, L_r 은 버스 요청시 소요되는 레이턴시, L_a 는 아비터에서 버스 중재시 소요되는 레이턴시, L_s 는 슬레이브 접근에 소요되는 레이턴시, L_d 는 실제 데이터 전송에 소요되는 레이턴시이다.

그림 7은 마스터에 따른 총 레이턴시를 각각의 중재 방식별로 보여주고 있다. 그림 7(a)의 fixed priority 방식의 경우에는 마스터 M4, M5의 Ld 값이 대부분을 차지하고 있다. 그림 7(b)의 round-robin 방식의 경우에는 전체적으로 균등한 레이턴시를 보였다. 특히, 그림 7(d)의 본 논문에서 제안한 스코어 중재 방식은 모든 마스터에서 107이하로 양호한 레이턴시를 보이고 있다. 이는 버스 성능을 고려하여 마스터 M3, M4의 버스 점유권을 상대적으로 줄여서 레이턴시가 길지만, 그림 8에 보듯이 최대 요청 사이클을 넘지 않도록 조절하여 스타베이션을 방지하였기 때문이다.

그림 8은 중재 방식에 따른 최대 요청 사이클이 나타나 있다. Fixed priority 방식은 마스터 M5에서 요청 사이클이 크게 나타나며, 결국 스타베이션 현상이 발생하였음을 알 수 있다. 특히 스코어 중재 방식은 요청 사이




그림 7. 마스터에 따른 총 레이턴시:
(a) fixed priority, (b) round-robin,
(c) TDMA, (d) 스코어 중재 방식
Fig. 7. Total latency due to each master:
(a) fixed priority, (b) round-robin,
(c) TDMA, (d) Score arbitration method.




그림 8. 중재방식에 따른 최대 요청 사이클
Fig. 8. Max request cycle due to arbitration methods.

클이 500 사이클을 넘을 경우 10점을 가산점으로 준 결과 모든 마스터에서 최대 요청 사이클이 500 사이클을 크게 넘지 않는다. 결국, 우리가 제안한 스코어 중재 방식이 그림 6에서 보듯, 데이터 전송량도 가장 우수했으며, 버스 요청 사이클도 충분히 제어됨을 알 수 있으며, 성능과 효율성 측면에서 다른 중재방식보다 뛰어난 특성을 보여주었다.

III. 결 론

본 논문에서 우리는 TLM 알고리즘을 구성하고 새로운 중재방식인 스코어 중재 방식을 제안하고, 성능을 분석하였다. 스코어 중재 방식은 다른 중재 방식과는 다르게 각각의 마스터의 우선순위를 나눌 때, 필요한 기준들을 점수로 할당하여 우선순위를 구분하였고, 또한 우선순위가 점수 할당에 따라 수시로 변화할 수 있게 구성하였다. 결국 스코어 중재 방식의 장점은 fixed priority 방식에서 문제시 되는 스타베이션을 극복하였고, 또한 약 6-12%의 시스템 성능을 향상시켰다. 이는 본 스코어 중재 방식이 버스 시스템의 성능과 효율성 측면에서 기존의 다른 중재 방식보다 앞서고 있음을 말해준다. 앞으로의 우리는 이 논문에서 다루지 않은 다른 조건들을 점수로 할당하여 우선순위로 사용하여 더욱 스코어 중재 방식이 시스템의 성능을 향상시킬 수 있는 연구를 수행할 예정이다.

참 고 문 헌

- [1] K. Lee and Y. Yoon, "Architecture Exploration for Performance Improvement of SoC Chip Based on AMBA System", ICCIT, pp.739-744, 2007.
- [2] AMBA TM Specification(AHB) (Rev 2.0), ARM Ltd, May 1999.
- [3] L. N. Bhuyan, "Analysis of interconnection networks with different arbiter designs", J.Parallel Distrib. Comput., vol.4, no.4, pp.384-403, 1987.
- [4] J. G. Delgado-Frias and R. Diaz, "A VLSI self-compacting buffer for DAMQ communication switches", in Proc. IEEE 8th Great Lakes Symp. VLSI, pp.128-133, Feb. 1998.
- [5] A. Bystrov, D.J. Kinniment and A. Yakovlev, "Priority Arbiters", in Proc. IEEE 6th international Symp. ASYNC, pp.128-137, April. 2000.
- [6] Y. Xu, L. Li, Ming-lun Gao, B.Zhand, Zhao-yu Jiand, Gao-ming Du, W. Zhang, "An Adaptive Dynamic Arbiter for Multi-Processor SoC", Solid-State and Integrated Circuit Technology International Conf., pp.1993-1996, 2006.
- [7] K. Lahiri, A. Raghunathan, and G. Lakshminarayana, "The LOTTERYBUS On-Chip Communication Architecture", IEEE Trans. VLSI Systems, vol.14, no.6, 2006.
- [8] M. Jun, K. Bang, H. Lee and E. Chung, "Latency-aware bus arbitration for real-time embedded systems," IEICE Trans. Inf.& Syst.,vol. E90-D, no.3, 2007.

저 자 소 개



이 국 표(정회원)
대한전자공학회 논문지
제45권 SD편 제4호 참조



윤 영 섭(정회원)
대한전자공학회 논문지
제45권 SD편 제4호 참조