• 센서학회지
• /
• 제23권2호
• /
• pp.114-121
• /
• 2014

We report a polysilicon active area membrane field effect transistor (PSAFET) pressure sensor for low stress deflection of membrane. The PSAFET was produced in conventional FET semiconductor fabrication and backside wet etching. The PSAFET located at the front side measured pressure change using 300 nm thin-nitride membrane when a membrane was slightly strained by the small deflection of membrane shape from backside with any physical force. The PSAFET showed high sensitivity around threshold voltage, because threshold voltage variation was composed of fractional function form in sensitivity equation of current variation. When gate voltage was biased close to threshold voltage, a fractional function form had infinite value at $V_{tn}$, which increased the current variation of sensitivity. Threshold voltage effect was dominant right after the PSAFET was turned on. Narrow transistor channel established by small current flow was choked because electron could barely cross drain-source electrodes. When gate voltage was far from threshold voltage, threshold voltage effect converged to zero in fractional form of threshold voltage variations and drain current change was mostly determined by mobility changes. As the PSAFET fabrication was compatible with a polysilicon FET in CMOS fabrication, it could be adapted in low pressure sensor and bio molecular sensor.

• 대한전자공학회논문지
• /
• 제21권4호
• /
• pp.58-64
• /
• 1984

이온주입형 E-IGFET에서 이온주입층내 불순물 profile을 임의의 형태로 가정하였으며, 가정한 불순물 profile을 이용하여 threshold 전압에 대한 간단한 model을 유도하였다. 유도한 model을 이용하여 Gaus-sian-profile일 때의 threshold 전압치를 구하였고, 실제의 측정 data와 비교하였을 때 일치함을 확인할 수 있었다. 더불어, box-profile일 때의 threshold 전압치의 오차를 계산해 보았다. 또한, substrate-bias에 의한 threshold 전압의 변화를 simulation하였으며. 계산과정에서 이온주입층의 깊이 D를 구하는 새로운 방법을 제시하였다.

• 대한전자공학회논문지
• /
• 제20권2호
• /
• pp.1-6
• /
• 1983

MOS 트랜지스터의 채널이 짧아짐에 따라 threshold 전압과 punchthrough 전압이 감소하는 현상을 실리콘 게이트 NMOS 기술로 제작한 소자로써 실험적으로 관찰하였다. 또한 게이트 산화막의 두께를 50nm와 70nm로 감소시키고 보론(boron)을 임플랜트한 소자를 제작하여 게이트 산화막의 두께와 서브스트레이트의 불순물의 농도가 threshold 전압과 Punchthrough 전압의 감소에 미치는 영향을 측정하였다. 또 채널의 길이가 3㎛인 소자에 대하여 hot-electron의 방출을 플로우팅 게이트 패준 방법에 의하여 측정하였으며 그 결과 채널의 길이가 3㎛까지는 hot-electron의 방출은 문제가 되진 않음을 관찰하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권3호
• /
• pp.240-250
• /
• 2010

Double Gate MOSFETs (DG MOSFETs) with doping in one or two thin layers of an otherwise intrinsic channel are simulated to obtain the transport characteristics, threshold voltage and leakage current. Two different device structures- one with doping on two layers near the top and bottom oxide layers and another with doping on a single layer at the centre- are simulated and the variation of device parameters with a change in doping concentration and doping layer thickness is studied. It is observed that an n-doped layer in the channel reduces the threshold voltage and increases the drive current, when compared with a device of undoped channel. The reduction in the threshold voltage and increase in the drain current are found to increase with the thickness and the level of doping of the layer. The leakage current is larger than that of an undoped channel, but less than that of a uniformly doped channel. For a channel with p-doped layer, the threshold voltage increases with the level of doping and the thickness of the layer, accompanied with a reduction in drain current. The devices with doped middle layers and doped gate layers show almost identical behavior, apart from the slight difference in the drive current. The doping level and the thickness of the layers can be used as a tool to adjust the threshold voltage of the device indicating the possibility of easy fabrication of ICs having FETs of different threshold voltages, and the rest of the channel, being intrinsic having high mobility, serves to maintain high drive current in comparison with a fully doped channel.

• 한국전자통신학회논문지
• /
• 제9권3호
• /
• pp.279-284
• /
• 2014

본 논문에서는 p-채널 저온 다결정 실리콘 박막 트랜지스터의 문턱전압 변동을 보상할 수 있는 새로운 OLED 화소회로를 제안하였다. 제안한 5-TFT OLED 화소회로는 4개의 스위칭 박막 트랜지스터, 1개의 OLED 구동 박막 트랜지스터 및 1개의 정전용량으로 구성되어 있다. 제안한 화소회로의 한 프레임은 초기화 구간, 문턱전압 감지 및 데이터 기입 구간, 데이터 유지 구간 및 발광 구간으로 나누어진다. SmartSpice 시뮬레이션 결과, 구동 트랜지스터의 문턱전압이 ${\pm}0.25V$ 변동 시 최대 OLED 전류의 오차율은 -4.06%이였고 구동 트랜지스터의 문턱전압이 ${\pm}0.50V$ 변동 시 최대 OLED 전류의 오차율은 9.74%였다. 따라서 제안한 5T1C 화소회로는 p-채널 다결정 실리콘 박막 트랜지스터의 문턱전압 변동에 둔감하여 균일한 OLED 전류를 공급함을 확인하였다.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.789-794
• /
• 2017

본 논문에서는 무접합 원통형 MOSFET의 해석학적 전위분포를 이용하여 문턱전압이하 전류모델을 제시하고 이를 이용하여 문턱전압이동을 해석하였다. 무접합 원통형 MOSFET는 채널을 게이트 단자가 감싸고 있기 때문에 캐리어 흐름을 제어하는 게이트 단자의 능력이 매우 우수하다. 본 연구에서는 쌍곡선 전위분포모델을 이용하여 포아송방정식을 풀고 이 때 얻어진 중심 전위분포를 이용하여 문턱전압이하 전류 모델을 제시하였다. 제시된 전류모델을 이용하여 $0.1{\mu}A$의 전류가 흐를 때 게이트 전압을 문턱전압으로 정의하고 2차원 시뮬레이션 값과 비교하였다. 비교결과 잘 일치하였으므로 이 전류모델을 이용하여 채널크기 및 도핑농도에 따라 문턱전압이동을 고찰하였다. 결과적으로 채널 반지름이 증가할수록 문턱전압이동은 매우 크게 나타났으며 산화막 두께가 증가할 경우도 문턱전압이동은 증가하였다. 채널 도핑농도에 따라 문턱전압을 관찰한 결과, 소스/드레인과 채널 간 도핑농도의 차이가 클수록 문턱전압은 크게 증가하는 것을 관찰하였다.

• 조명전기설비학회논문지
• /
• 제27권6호
• /
• pp.88-94
• /
• 2013

This paper proposes a capacitive touch switch using a switched-capacitor. The proposed method charges capacitance for measurement using the switched-capacitor until the voltage across the capacitance reaches a threshold voltage. As the proposed method uses the number of times being charged to measure the capacitance, the method has no relation with the operating frequency of the switched-capacitor. This paper also shows the quantization resolution of the proposed method is related to the capacitance in the switched-capacitor and the threshold voltage, i.e., the resolution is improved when the capacitance in the switched-capacitor is decreased and the threshold voltage is increased. Simulation result shows the method gives 31fF quantization resolution when the capacitance in the switched-capacitor is 50fF and threshold voltage is 80% of the supply voltage.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권2호
• /
• pp.1176-1178
• /
• 2007

A novel integrated a-Si:H gate driver with high reliability has been designed and simulated. Since the a-Si:H TFT is easily degraded by gate bias stress, we should optimize the circuit considering the threshold voltage shift. The conventional circuit shows voltage drop at the input stage by threshold voltage of the TFT, however, the proposed circuit dose not shows voltage drop and keeps constant regardless of threshold voltage shift of the TFT.

• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.322-329
• /
• 2007

본 논문에서는 디지털 의료 영상 및 진단 분야 그리고 산업용으로도 활용 가능한 싱글 포톤 계수형 영상센서를 $0.18{\mu}m$ triple-well CMOS(Complementary Metal Oxide Semiconductor) 공정을 사용하여 설계하였다. 설계된 Readout 칩용 싱글 픽셀은 디지털 X-ray 이미지 센서모듈을 간단화 하기 위해 단일 전원전압을 사용하였으며, Preamplifier의 출력 전압인 signal voltage(${\Delta}Vs$)를 크게 하기 위해 Folded Cascode CMOS OP amp를 이용한 Preamplifier를 설계하였으며, 기존의 Readout 칩 외부에서 인가하던 threshold voltage를 Readout 칩 내부에서 생성해 줄 수 있도록 Externally Tunable Threshold Voltage Generator 회로를 새롭게 제안하였다. 그리고, Photo Diode에서 발생하는 Dark Current Noise를 제거하기 위한 Dark Current Compensation 회로를 제안하였으며, 고속 counting이 가능하고, layout 면적이 작은 15bit LFSR(Linear Feedback Shift Resister) Counter를 설계하였다.

• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.330-336
• /
• 2007

본 논문에서는 디지털 의료 영상 및 진단 분야 그리고 산업용으로도 활용 가능한 싱글 포톤 계수형 영상센서를 $0.18{\mu}m$ triple-well CMOS(Complementary Metal Oxide Semiconductor) 공정을 사용하여 설계하였다. 설계된 Readout 칩용 싱글 픽셀은 디지털 X-ray 이미지 센서모듈을 간단화 하기 위해 단일 전원전압을 사용하였으며, Preamplifier의 출력 전압인 signal voltage(${\Delta}Vs$)를 크게 하기 위해 Folded Cascode CMOS OP amp를 이용한 Preamplifier를 설계하였으며, 기존의 Readout 칩 외부에서 인가하던 threshold voltage를 Readout 칩 내부에서 생성해 줄 수 있도록 Externally Tunable Threshold Voltage Generator 회로를 새롭게 제안하였다. 그리고, Photo Diode에서 발생하는 Dark Current Noise를 제거하기 위한 Dark Current Compensation 회로를 제안하였으며, 고속 counting이 가능하고, layout 면적이 작은 15bit LFSR(Linear Feedback Shift Resister) Counter를 설계하였다.