• 한국정보통신학회논문지
• /
• 제18권1호
• /
• pp.135-141
• /
• 2014

본 연구에서는 무접합 MuGFET의 핀 폭에 따른 문턱전압의 변화를 줄이기 위한 소자 설계 가이드라인을 제시하였다. 제작된 무접합 MuGFET으로부터 핀 폭이 증가할수록 문턱전압의 변화가 증가하는 것을 알 수 있었다. 무접합 MuGFET의 핀 폭에 따른 문턱전압의 변화를 줄이기 위한 소자 설계가이드라인으로 게이트 유전체, 실리콘박막의 두께, 핀 수를 최적화 하는 연구를 3차원 소자 시뮬레이션을 통해 수행하였다. 고 유전율을 갖는 $La_2O_3$ 유전체를 게이트 절연층으로 사용하거나 실리콘 박막을 최대한 얇게 하므로 핀 폭이 증가해도 문턱전압의 변화율을 줄일 수 있음을 알 수 있었다. 특히 유효 채널 폭을 같게 하면서 핀 수를 많게 하므로 문턱전압 변화율과 문턱전압 아래 기울기를 작게 하는 것이 무접합 MuGFET의 최적의 소자 설계 가이드라인임을 알 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권6호
• /
• pp.678-684
• /
• 2015

Near-threshold computing (NTC) is now regarded as a promising candidate for innovative power reduction, which cannot be achieved with conventional super-threshold computing (STC). However, performance degradation and vulnerability to process variation in the NTC regime are the primary concerns. In this paper, we propose a voltage- and frequency-tuning methodology for mitigating the process-variation-induced problems in NTC-based manycore architectures. To implement the proposed methodology, we build up multiple-voltage multiple-frequency (MVMF) islands and apply a voltage-frequency tuning algorithm based on the critical-path monitoring technique to reduce the effects of process variation and maximize energy efficiency in the post-silicon stage. Experimental results show that the proposed methodology reduces overall power consumption by 8.2-20.0%, compared to existing methods in variation-sensitive NTC environments.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.118-120
• /
• 2022

본 논문은 M3D(Monolithic 3-Dimension) Inverter의 소자 구조에서 메탈 게이트의 WFV(Work-function Variation)의 영향에 따른 임계전압의 변화에 대하여 조사했다. 또한 PMOS 위에 NMOS가 적층된 인버터의 전기적 상호작용에 따른 임계전압의 변화를 조사하기 위해 PMOS에 0과 1 V의 전압을 인가하여 전기적 상호작용을 조사하였다. 사용된 메탈 게이트의 평균 일함수에 대한 임계전압의 변화량은 0.1684 V로 측정되었고, 표준편차는 0.00079 V가 조사 되었다.

• 한국전자통신학회논문지
• /
• 제9권3호
• /
• pp.279-284
• /
• 2014

본 논문에서는 p-채널 저온 다결정 실리콘 박막 트랜지스터의 문턱전압 변동을 보상할 수 있는 새로운 OLED 화소회로를 제안하였다. 제안한 5-TFT OLED 화소회로는 4개의 스위칭 박막 트랜지스터, 1개의 OLED 구동 박막 트랜지스터 및 1개의 정전용량으로 구성되어 있다. 제안한 화소회로의 한 프레임은 초기화 구간, 문턱전압 감지 및 데이터 기입 구간, 데이터 유지 구간 및 발광 구간으로 나누어진다. SmartSpice 시뮬레이션 결과, 구동 트랜지스터의 문턱전압이 ${\pm}0.25V$ 변동 시 최대 OLED 전류의 오차율은 -4.06%이였고 구동 트랜지스터의 문턱전압이 ${\pm}0.50V$ 변동 시 최대 OLED 전류의 오차율은 9.74%였다. 따라서 제안한 5T1C 화소회로는 p-채널 다결정 실리콘 박막 트랜지스터의 문턱전압 변동에 둔감하여 균일한 OLED 전류를 공급함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제38권10호
• /
• pp.24-33
• /
• 2001

패킷 통신에 있어서 주요 서비스 품질(QoS : Quality of Service) 요소로는 지연(delay), 지연 변이(delay variation), 패킷 손실율(loss rate) 등이 있다. 본 논문에서는 복수의 논리적 버퍼가 하나의 메모리 버퍼를 공유할 때, 논리버퍼의 손실율 성능을 향상시키기 위한 새로운 버퍼 할당 기법을 제안한다. 제안된 예방적 적응 한계치(PAT : Preventive Adaption Threshold) 버퍼 할당 기법은 기존의 동적 한계치 (Dynamic Threshold)기법에서 사용하는 패킷 폐기 한계치(threshold)의 직선적 변화 궤적과는 다른 한계치 동적 변화 궤적을 사용함으로써 패킷 손실율 성능을 개선하였다. 제안된 기법의 성능을 평가하기 위하여 기존의 무제어(NC : No Control), 고정 한계치(ST : Static Threshold), 동적 한계치(DT : Dynamic Threshold)등의 기법과 여러 측면에서 손실율 성능을 비교하였다.

• 대한전자공학회논문지TC
• /
• 제40권6호
• /
• pp.213-224
• /
• 2003

제안된 알고리듬은 채널 잡음전력에 따라 적응적으로 문턱값 레벨을 결정하는 적응 문턱값 설정방식을 사용하여 채널특성에 관계없이 항상 최적의 문턱값을 설정한다. 또한, 이것은 그 추정성능이 다중경로채널에서의 전력지연 프로파일 변동에 대해 덜 민감하도록 만드는 특별하게 설계된 훈련심볼을 사용한다. 그 결과, 제안된 기법의 추정성능은 채널특성 변동에 대해 영향을 적게 받는다.

• 대한전기학회논문지
• /
• 제35권7호
• /
• pp.278-284
• /
• 1986

Double-diffused metal oxide power semiconductor field effect transistors are used extensively in recent years in various circuit applications. The temperature variation of the drain current at a fixed bias shows both positive and negative resistance characteristics depending on the gate threshold voltage and gate-to source bias votage. In this paper, the decision method of the gate crossover voltage by the temperature variation and a new method to determine the gate threshold voltage graphecally are presented.

• Journal of information and communication convergence engineering
• /
• 제7권1호
• /
• pp.57-61
• /
• 2009

This paper has presented the subthreshold current model of FinFET using the potential variation in the doped channel based on the analytical solution of three dimensional Poisson's equation. The model has been verified by the comparison with the data from 3D numerical device simulator. The variation of subthreshold current with front and back gate bias has been studied. The variation of subthreshold swing and threshold voltage with front and back gate bias has been investigated.

• 한국정보전자통신기술학회논문지
• /
• 제15권3호
• /
• pp.205-210
• /
• 2022

본 논문은 OLED 구동 박막 트랜지스터의 문턱전압 변동에 의한 AMOLED 디스플레이의 휘도 불균일도를 개선하기 위해 n-채널 박막 트랜지스터만을 사용한 새로운 OLED 화소회로를 제안하였다. 제안한 OLED 화소회로는 6개의 n-채널 박막 트랜지스터와 2개의 커패시터로 구성하였다. 제안한 OLED 화소회로의 동작은 커패시터 초기화 구간, OLED 구동 박막 트랜지스터의 문턱전압을 감지하는 구간, 영상 데이터 전압 기입 구간 및 OLED 발광 구간으로 구성되어 있다. SmartSpice 시뮬레이션 결과, OLED·구동 박막 트랜지스터의 문턱전압이 1.5±0.3 V 변동 시 제안한 OLED 화소회로는 OLED 전류 1 nA에서 최대 전류 오차가 5.18 %이고 OLED 음극 전압이 0.1 V 상승 시 제안한 OLED 화소회로가 기존 OLED 화소회로보다 OLED·전류 변화가 매우 적었다. 그러므로, 기존 OLED 화소회로보다 제안한 화소회로가 문턱전압 변동 및 OLED 음극 전압 상승에 뛰어난 보상 특성을 가진다는 것을 확인하였다.

• 센서학회지
• /
• 제23권2호
• /
• pp.114-121
• /
• 2014

We report a polysilicon active area membrane field effect transistor (PSAFET) pressure sensor for low stress deflection of membrane. The PSAFET was produced in conventional FET semiconductor fabrication and backside wet etching. The PSAFET located at the front side measured pressure change using 300 nm thin-nitride membrane when a membrane was slightly strained by the small deflection of membrane shape from backside with any physical force. The PSAFET showed high sensitivity around threshold voltage, because threshold voltage variation was composed of fractional function form in sensitivity equation of current variation. When gate voltage was biased close to threshold voltage, a fractional function form had infinite value at $V_{tn}$, which increased the current variation of sensitivity. Threshold voltage effect was dominant right after the PSAFET was turned on. Narrow transistor channel established by small current flow was choked because electron could barely cross drain-source electrodes. When gate voltage was far from threshold voltage, threshold voltage effect converged to zero in fractional form of threshold voltage variations and drain current change was mostly determined by mobility changes. As the PSAFET fabrication was compatible with a polysilicon FET in CMOS fabrication, it could be adapted in low pressure sensor and bio molecular sensor.