• 제목/요약/키워드: thermal hysteresis

검색결과 192건 처리시간 0.026초

Sol-Gel 법에 의한 (Pb, La)TiO$_3$ 박막의 전기적 특성 (Electrical Properties of (Pb, LaITiO$_3$ Thin Films fabricated by Sol-Gel Processing)

  • 구본혁;박정흠;장낙원;마석범;박창엽
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 1997년도 추계학술대회 논문집
    • /
    • pp.48-51
    • /
    • 1997
  • (Pb. La)TiO$_3$ thin films were fabricated by sol-gel Processing and spin-coated on the Pt substrate. The spin-coated PLT films were sintered at 75$0^{\circ}C$ for 5min by rapid thermal ann La content dependence of the electrical properties of the PLT thin films are discussed. Wit La mole% from 20 to 36mo1e%. the dielectric constant of the PLT thin films decreased f 570. P-E hysteresis loops changed from ferroelectric to paraelectric. and the charge storage charging time decreased. The Curie Point decreased with increasing La content. The leak density also decreased and La 36mo1% species shows mood characteristics less than 10- electric field 500 (KV/cm) Because of the broad range of composition-controlled ferroelectric PLT thin films are suitable for memory application.

  • PDF

X/65/35 PLZT 강유전 박막의 전기 및 광학 특성에 관한 연구 (A Study on the Electrical and the Optical Characteristics of W/65/35 PLZT Ferroelectric Thin Films)

  • 허운행;최형욱;백동수;김준한;박창엽
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1994년도 추계학술대회 논문집 학회본부
    • /
    • pp.209-211
    • /
    • 1994
  • X/65/35 PLZT ferroelectric thin films were fabricated by sol-gel processing. Thin films were crystallized after rapid thermal processing at $750^{\circ}C$ for 5 min. The microstructure, the relative dielectric constant the curie point, the hysteresis curve and the optical transmittance of thin films were investigated.

  • PDF

RF 마그네트론 스퍼터링으로 증착한 두께에 따른 PZT 박막의 강유전 특성에 관한 연구 (Thickness dependence of the piezoelectric characteristic for PZT films using by rf magnetron sputtering)

  • 이태용;박영;송준태
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2003년도 추계학술대회 논문집 Vol.16
    • /
    • pp.313-316
    • /
    • 2003
  • The lead zirconate titanate, $Pb(Zr_{0:52}Ti_{0:48})O_3$, films of $0.5\;{\mu}m,\;1\;{\mu}m$ and $2\;{\mu}m$ thickness were fabricated on $Pt/Ti/SiO_2/Si$ substrate by the rf magnetron sputtering method. The PZT films were annealed using by a rapid thermal annealing (RTA) method. The thickness dependence of the film structure, dielectric properties, Polarization-electric field hysteresis loops and capacitance-voltage characteristics were investigated over the thickness range of $0.5\;{\mu}m,\;1\;{\mu}m$ and $2\;{\mu}m$. According to the XRD patterns of the films, (110) peak intensity increases with film thickness increased. The increase of PZT films thickness leads to the decrease of the remanent polarization and the dielectric constant.

  • PDF

Electrical Characteristics of SiO2/4H-SiC Metal-oxide-semiconductor Capacitors with Low-temperature Atomic Layer Deposited SiO2

  • Jo, Yoo Jin;Moon, Jeong Hyun;Seok, Ogyun;Bahng, Wook;Park, Tae Joo;Ha, Min-Woo
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제17권2호
    • /
    • pp.265-270
    • /
    • 2017
  • 4H-SiC has attracted attention for high-power and high-temperature metal-oxide-semiconductor field-effect transistors (MOSFETs) for industrial and automotive applications. The gate oxide in the 4H-SiC MOS system is important for switching operations. Above $1000^{\circ}C$, thermal oxidation initiates $SiO_2$ layer formation on SiC; this is one advantage of 4H-SiC compared with other wide band-gap materials. However, if post-deposition annealing is not applied, thermally grown $SiO_2$ on 4H-SiC is limited by high oxide charges due to carbon clusters at the $SiC/SiO_2$ interface and near-interface states in $SiO_2$; this can be resolved via low-temperature deposition. In this study, low-temperature $SiO_2$ deposition on a Si substrate was optimized for $SiO_2/4H-SiC$ MOS capacitor fabrication; oxide formation proceeded without the need for post-deposition annealing. The $SiO_2/4H-SiC$ MOS capacitor samples demonstrated stable capacitance-voltage (C-V) characteristics, low voltage hysteresis, and a high breakdown field. Optimization of the treatment process is expected to further decrease the effective oxide charge density.

고유전율 AIN 절연층을 사용한 비휘발성 강유전체 메모리용 MFIS 구조의 제작 및 특성 (Fabrications and Properties of MFIS Structures using high Dielectric AIN Insulating Layers for Nonvolatile Ferroelectric Memory)

  • 정순원;김광희;구경완
    • 대한전자공학회논문지SD
    • /
    • 제38권11호
    • /
    • pp.765-770
    • /
    • 2001
  • 고온 급속 열처리시킨 LiNbO₃/AIN/Si(100) 구조를 이용하여 MFIS 소자를 제작하고, 비휘발성 메모리 동작 가능성을 확인하였다. 고유전율 AIN 박막 위에 Pt 전극을 증착시켜 제작한 MIS 구조에서 측정한 1MHz C-V 특성곡선에서는 히스테리시스가 전혀 없고 양호한 계면특성을 보였으며, 축적 영역으로부터 산출한 비유전율 값은 약 8 이었다. Pt/LiNbO₃/AIN/Si(100) 구조에서 측정한 1MHz C-V 특성의 축적영역에서 산출한 LiNbO₃ 박막의 비유전율 값은 약 23 이었으며, ±5 V의 바이어스 범위 내에서의 메모리 윈도우는 약 1.2 V이었다. 이 MFIS 구조에서의 게이트 누설전류밀도는 ±500 kV/cm의 전계 범위 내에서 10/sup -9/ A/㎠ 범위를 유지하였다. 500 kHz의 바이폴러 펄스를 인가하면서 측정한 피로특성은 10/sup 11/ cycle 까지 초기값을 거의 유지하는 우수한 특성을 보였다.

  • PDF

비정질 $Fe_{81}B_{13.5}_Si{3.5}C_2$ 리본의 중성자 조사에 따른 자기적 특성변화 (Effect of Neutron irradiation in $Fe_{81}B_{13.5}_Si{3.5}C_2$Amorphous Ribbon)

  • 김효철;홍권표;김철기;유성초
    • 한국자기학회지
    • /
    • 제10권2호
    • /
    • pp.49-52
    • /
    • 2000
  • 비정질 F $e_{81}$ $B_{13.5}$S $i_{3.5}$ $C_2$리본에서 중성자 조사 후 X-선 회절, 상온에서의 자기이력곡선, 자화의 온도의존성 그리고 복소 투자율 측정하고, 결함에 의한 자기 특성과 관련하여 분석하였다. 중성자 조사량은 열 중성자( $n_{th}$)와 고속 중성자( $n_{f}$)가 각각 6.95$\times$$10^{18}$ $n_{th}$$cm^{-2}$ 과 4.56$\times$$10^{16}$ $n_{f}$$cm^{-2}$ 이었다. 중성자 조사된 시료의 X-선 회절상의 변화는 보이지 않았다. 중성자 조사 후, 복소 투자율의 자기이완특성에서 자벽운동에 의한 부분은 감소하였고, 자화회전에 의한 자기이완 주파수는 좀더 높은 주파수 영역으로 이동하였는데 , 이는 pinning력이 증가된 것을 반영한다. 자기이력곡선에서는 중성자 조사 후의 시료의 softness는 좋아지는 한편 포화자화값은 감소되는 것을 볼 수 있었으며, Curie 온도가 감소하는 결과가 나왔다. 자기 softness 향상은 자화회전에 의한 것이라 여겨진다.다.다.다.

  • PDF

무기 박막을 이용한 이온빔 배향 FFS 셀의 전기광학특성에 관한 연구 (A Study on Electro-optical Characteristics of the Ion Beam Aligned FFS Cell on a Inorganic Thin Film)

  • 황정연;박창준;정연학;김경찬;안한진;백홍구;서대식
    • 한국전기전자재료학회논문지
    • /
    • 제17권10호
    • /
    • pp.1100-1106
    • /
    • 2004
  • In this paper, we intend to make fringe-field switching (FFS) mode cell by the ion beam (IB) alignment method on the a-C:H thin film, to analyze electro-optical characteristics in this cell. We studied on the suitable inorganic thin film for fringe-field switching (FFS) cell and the aligning capabilities of nematic liquid crystal (NLC) using the alignment material of a-C:H thin film as working gas at 30 W rf bias condition. A high pretilt angle of about 5 $^{\circ}C$ by ion beam (IB) exposure on the a-C:H thin film surface was measured. Consequently, the high pretilt angle and the good thermal stability of LC alignment by the IB alignment method on the a-C:H thin film surface as working gas at 30 W rf bias condition can be achieved. An excellent voltage-transmittance (V -T) and response time curve of the IE-aligned FFS-LCD was observed with oblique IB exposure on the a-C:H thin films. Also, AC V-T hysteresis characteristics of the IB-aligned FFS-LCD with IE exposure on the a-C:H thin films is almost the same as that of the rubbing-aligned FFS cell on a polyimide (PI) surface.

터널링 박막 두께 변화에 따른 부동 게이트 유기 메모리 소자 (Floating Gate Organic Memory Device with Tunneling Layer's Thickness)

  • 김희성;이붕주;신백균
    • 한국진공학회지
    • /
    • 제21권6호
    • /
    • pp.354-361
    • /
    • 2012
  • 유기 메모리 절연막 제작을 위해 일반적으로 사용되어지는 습식법이 아닌 건식법 중 플라즈마 중합법을 이용하였다. 유기 절연 박막으로 사용된 단량체는 Styrene과 MMA을 사용하고, 터널링 박막은 MMA를 사용하며, 메모리 박막은 열기상증착법을 이용한 Au 박막을 사용하였다. 최적화된 소자의 구조는 Au의 메모리층의 두께를 7 nm, Styrene 게이트 절연막의 두께를 400 nm, MMA 터널링 박막의 두께를 30 nm로 증착하여 제작된 부동 게이트형 유기 메모리 소자는 40/-40 V의 double sweep시 27 V의 히스테리시스 전압을 얻을 수 있었다. 이 특성을 기준하여 유기 메모리의 전하 포집 특성을 얻을 수 있었다. 유기 재료 중 MMA 대비 Styrene의 전하 포집 특성이 좋은 것으로 보아 향후 부동 게이트인 Au 박막을 유기 재료인 Styrene으로 대체하여 플렉시블 소자의 가능성을 기대한다.

플로팅 게이트형 유기메모리 동작특성 (Operating characteristics of Floating Gate Organic Memory)

  • 이붕주
    • 한국산학기술학회논문지
    • /
    • 제15권8호
    • /
    • pp.5213-5218
    • /
    • 2014
  • 유기메모리 제작을 위해 플라즈마 중합법에 의해 절연박막, 터널링 박막을 제작하였고, Au 메모리박막을 이용하여 플로팅게이트형 유기메모리를 제작하였다. 플로팅 게이트형 유기메모리의 메모리층의 전하충전 및 방전에 따른 유기메모리 동작특성을 생각해 보았고, 이를 증명하고자 게이트전압에 따른 히스테리전압 및 메모리전압을 측정하였다. 그 결과 게이트 전압의 인가에 따른 메모리층의 동작 이론을 증명하고자 게이트전압이 증가함에 따른 소스-드레인 전류의 히스테리시스 현상이 심해지는 것을 확인하였고, -60~60[V]전압 인가시 26[V]의 큰 히스테리시스 전압값을 보였다. 또한 게이트 전극에 쓰기전압인가에 따른 현상을 본 결과, 60[V]의 쓰기 전압을 인가하였을 시 13[V]의 memory 전압을 나타내었고, 80[V]의 쓰기전압을 인가하였을 시 18[V]로 memory 전압이 약 40[%] 향상된 수치를 보였다. 이로부터 메모리층의 전하 충전 및 방전에 따른 메모리 동작특성 이론을 실험적으로 검증하였다.