• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.256.2-256.2
• /
• 2014

최근 고출력 펄스 스퍼터링, HPPMS (high power pulsed magnetron sputtering)을 개선한 기술이 개발되고 있다. High power impulse magnetron sputtering (HIPIMS)이라고도 불려지는 이 기술은 Kouznetsov1) 에 의해 개발되었으며, 짧은 주기 동안 높은 peak power 밀도를 얻을 수 있기 때문에, 스퍼터링시 높은 이온화율을 만들 수 있다. 스퍼터 된 종들의 높은 이온화는 다양한 분야에서 기존 코팅 물질의 특성 개선 및 self-assisted 이온 증착 공정을 통해 우수한 박막을 제조하는데 기여되고 있다. 그러나 HIPIMS는 순간 전력 밀도가 MW수준으로 높아서 고융점, 고열전도도의 물질에만 적용할 수 있다는 단점을 가지고 있다). 최근에 HIPIMS를 대체하기 위해 modulated pulse POWER (MPP)가 개발되었다. 이것은 스퍼터 된 종들의 이온화율을 높일 수 있음과 동시에 여러 가지 물질에 적용할 수 있다고 보고하고 있다. MPP와 HIPIMS와의 차이점은 HIPIMS는 간단한 하나의 초고출력 펄스를 이용하는 반면에, MPP는 펄스 길이 3 ms 안에서 다양하게 조절이 가능하며, 한 전체 펄스 주기 안에서 다중 세트 펄스와 micro 펄스를 자유롭게 조합하여 인가할 수 있다는 장점이 있다. 본 실험에서는 In2O3 : SnO2의 조성비 10:1 wt% target을 사용하였으며, Ar:O2의 유량비는 10:1의 비율로, 기판의 온도를 올려 주지 않는 상태에서 실험을 하였다. Ar 유량을 40 sccm으로 고정시킨 후 O2의 유량을 2~6 sccm에 대하여 비교를 하였다. 박막의 두께를 100 nm로 이하로 하였을 때 비저항은 $7.6{\times}10-4{\Omega}cm$의 값을, 80% 이상의 투과도와 10 cm2/Vs 이상의 mobility를 얻을 수 있었다. 또한 박막 두께 150 nm로 고정, substrate moving에 따른 ITO 박막의 차이를 알아보았다. 비저항의 값은 $5.6{\times}10-4{\Omega}cm$의 값을, 80% 이상의 투과도와 15 cm2/Vs의 값을 얻었다.

• 한국재료학회지
• /
• 제17권3호
• /
• pp.160-166
• /
• 2007

TRISO coatings on $ZrO_{2}$ surrogate kernels were conducted by a fluidized-bed chemical vapor deposition (FBCVD) method. Effects of the deposition temperature and the gas flow rate on the properties of SiC layer were investigated in the TRISO-coated particles. Deposition rate of the SiC layer decreased as the deposition temperature increased in the temperature range of $1460^{\circ}-1550^{\circ}C$. At the deposition temperature of $1550^{\circ}C$ the SiC layer contained an excess carbon, whereas the SiC layers had stoichiometric compositions at $1460^{\circ}C\;and\;1500^{\circ}C$. Hardness and elastic modulus measured by a nanoindentation method were the highest in the SiC layer deposited at $1500^{\circ}C$. The SiC layer deposited at the gas flow rate of 4000 sccm exhibited a high porosity and contained large pores more than $1{\mu}m$, being due to a violent spouting of particles. On the other hand, the SiC layer deposited at 2500 sccm revealed the lowest porosity.

• 한국재료학회지
• /
• 제9권8호
• /
• pp.825-830
• /
• 1999

FTES/$O_2$-PECVD 방법에 의하여 증착된 SiOF 박막의 특성을 FT-IR, SPS, 그리고 ellipsometry로 분석하였다. 유전상수, breakdown field와 누설전류 밀도는 MIS(Au/SiOF/p-Si) 구조로 형성하여 C-V와 I-V특성곡선으로부터 측정하였다. SiOF박막의 step-coverage는 SEM 단면사진으로 조사하였다. FTES와 $O_2$의 유량을 각각 300sccm으로 반응로에 주입하였을 때 양질의 SiOF 박막이 형성되었다. 형성된 박막의 유전상수는 3.1로서 다른 산화막보다 더 낮은 값으로 나타났다. breakdown field와 누설전류밀도는 약 10MV/cm와 $8{\times}10^{9}A/\textrm{cm}^2$로 측정되었다. $0.3{\mu}{\textrm}{m}$ 금속 패턴에 $2500{\AA}$의 두께로 증착된 SiOF 박막은 전극간에 void가 없이 우수한 덮힘을 보였다.

• 한국재료학회지
• /
• 제13권10호
• /
• pp.635-639
• /
• 2003

We investigated dry etching of GaAs and AiGaAs in a high density planar inductively coupled plasma system with BCl$_3$and BCl$_3$/Ar gas chemistry. A detailed etch process study of GaAs and ALGaAs was peformed as functions of ICP source power, RIE chuck power and mixing ratio of $BCl_3$ and Ar. Chamber process pressure was fixed at 7.5 mTorr in this study. The ICP source power and RIE chuck power were varied from 0 to 500 W and from 0 to 150 W, respectively. GaAs etch rate increased with the increase of ICP source power and RIE chuck power. It was also found that etch rates of GaAs in $15BCi_3$/5Ar plasmas were relatively high with applied RIE chuck power compared to pure 20 sccm $BCl_3$plasmas. The result was the same as AlGaAs. We expect that high ion-assisted effect in $BCl_3$/Ar plasma increased etch rates of both materials. The GaAs and AlGaAs features etched at 20 sccm $BCl_3$and $15BCl_3$/5Ar with 300 W ICP source power, 100 W RIE chuck power and 7.5 mTorr showed very smooth surfaces(RMS roughness < 2 nm) and excellent sidewall. XPS study on the surfaces of processed GaAs also proved extremely clean surfaces of the materials after dry etching.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 하계학술대회 논문집 Vol.4 No.1
• /
• pp.31-36
• /
• 2003

We investigated dry etching of GaAs and AlGaAs in a high density planar inductively coupled plasma system with $BCl_3$ and $BCl_3/Ar$ gas chemistry. A detailed process study as a function of ICP source power, RIE chuck power and $BCl_3/Ar$ mixing ratio was performed. At this time, chamber pressure was fixed at 7.5 mTorr. The ICP source power and RIE chuck power were varied from 0 to 500 W and from 0 to 150 W, respectively. GaAs etch rate increased with the increase of ICP source power and RE chuck power. It was also found that etch rate of GaAs in $BCl_3$ gas with 25% Ar addition was superior to that of GaAs in a pure $BCl_3$ (20 sccm $BCl_3$) plasma. The result was same with AlGaAs. We expect that high ion-assisted effect in $BCl_3$/Ar plasma increased etch rates of both materials. The GaAs and AIGaAs features etched at 20 sccm $BCl_3$ and $15BCl_3/5Ar$ with 300 W ICP source power, 100 W RIE chuck power and 7.5 mTorr showed very smooth surfaces(RMS roughness < 2 nm) and excellent sidewall. XPS study on the surfaces of processed GaAs also proved extremely clean surfaces of the materials after dry etching.

• 센서학회지
• /
• 제24권1호
• /
• pp.10-14
• /
• 2015

This paper reports the results of a study on the optimization of the etching profile, which is an important factor in deep-reactive-ion etching (DRIE), i.e., dry etching. Dry etching is the key processing step necessary for the development of the Internet of Things (IoT) and various microelectromechanical sensors (MEMS). Large-area etching (open area > 20%) under a high-frequency (HF) condition with nonoptimized processing parameters results in damage to the etched sidewall. Therefore, in this study, optimization was performed under a low-frequency (LF) condition. The HF method, which is typically used for through-silicon via (TSV) technology, applies a high etch rate and cannot be easily adapted to processes sensitive to sidewall damage. The optimal etching profile was determined by controlling various parameters for the DRIE of a large Si wafer area (open area > 20%). The optimal processing condition was derived after establishing the correlations of etch rate, uniformity, and sidewall damage on a 6-in Si wafer to the parameters of coil power, run pressure, platen power for passivation etching, and $SF_6$ gas flow rate. The processing-parameter-dependent results of the experiments performed for optimization of the etching profile in terms of etch rate, uniformity, and sidewall damage in the case of large Si area etching can be summarized as follows. When LF is applied, the platen power, coil power, and $SF_6$ should be low, whereas the run pressure has little effect on the etching performance. Under the optimal LF condition of 380 Hz, the platen power, coil power, and $SF_6$ were set at 115W, 3500W, and 700 sccm, respectively. In addition, the aforementioned standard recipe was applied as follows: run pressure of 4 Pa, $C_4F_8$ content of 400 sccm, and a gas exchange interval of $SF_6/C_4F_8=2s/3s$.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.159-159
• /
• 2010

펄스 직류 전원 $BCl_3$/He 플라즈마를 사용하여 GaAs의 건식 식각을 연구하였다. 공정 변수는 가스 유량 (0~100% $BCl_3$ in $BCl_3$/He), 펄스 파워 ($450{\sim}600\;{\nu}$), 펄스 주파수 (100~250 KHz), 펄스 시간 ($0.4{\sim}1.2\;{\mu}s$)이었다. 식각 공정 후 식각률, 포토레지스트에 대한 식각 선택도, 표면 거칠기는 표면 단차 측정기를 이용하였다. 식각 공정 동안 플라즈마 광 특성 분석은 광학 발광분석기 (Optical emission spectroscopy)를 사용하였다. 실험 후 주사 전자 현미경을 이용, 식각 후 시료의 단면과 표면을 관찰하였다. 실험 결과에 의하면 1) 펄스 파워, 주파수, 시간을 고정 ($500\;{\nu}$, $0.7\;{\mu}s$, 200 KHz)하고 10% He 가스가 혼합되어 있는 조건에서 GaAs의 식각률이 순수한 $BCl_3$를 사용한 것보다 높았다. 이를 통해 식각 공정에서 일정량 이하의 He 혼합은 GaAs 식각률을 증가시키는 시너지효과가 있음을 알 수 있었다. 2) 그러나 약 20% 이상의 He 가스의 혼합은 GaAs의 식각 속도를 저하시켰다. 3) 10% He (9 sccm $BCl_3/1$ sccm He), 200 KHz 펄스 주파수, $0.7\;{\mu}s$ 펄스 시간의 조건에서 펄스 파워가 증가함에 따라 GaAs의 식각률 또한 선형적으로 증가하였다. 4) 특히, $600\;{\nu}$의 파워에서 식각률은 ${\sim}0.5\;{\mu}m/min$로 가장 높았다. 5) 표면 단차 측정기와 전자현미경을 이용하여 식각한 GaAs를 분석한 결과 10% He이 혼합되어 있는 조건에서는 우수한 수직 측벽과 매끈한 표면 (RMS roughness <1 nm)을 관찰할 수 있었다. 6) 10% He이 혼합된 $BCl_3$/He 펄스 직류 플라즈마 식각 후 XPS 분석결과에서도 기준 샘플과 비교하였을 때, 공정 후의 GaAs 표면이 화학적으로 깨끗하며 잔류물이 거의 검출되지 않았다. 위의 결과를 정리하였을 때, 펄스 직류 $BCl_3$/He 플라즈마는 GaAs의 식각에서 매우 우수한 공정 결과를 나타내었다.

• 공업화학
• /
• 제20권6호
• /
• pp.612-616
• /
• 2009

Transparent conducting oxide (TCO) 박막은 평판 디스플레이 산업에 널리 사용되고 있다. 화학적으로 우수한 투명전도성 indium zinc oxide (IZO) 필름은 현재 널리 사용되고 있는 indium tin oxide (ITO) 필름의 대체 물질로 관심을 끌고있다. 본 연구에서는 ITO에 비해 낮은 증착 온도에서도 낮은 비저항과 높은 투과율을 가지는 IZO 박막을 전자빔 증착법을 사용하여 polynorbornene (PNB) 기판(Tg = $330^{\circ}C$) 위에 증착하는 조건에 대하여 연구하였다. 90 : 10 wt%의 $In_2O_3$와 ZnO를 혼합하여 만든 타겟으로 전자빔 증착법을 이용하여 PNB 기판 위에 IZO 박막을 제조하여, 기판온도와 산소도입 속도에 따른 IZO 필름의 전기 광학적 특성을 연구하였다. 그 결과 4 sccm의 $O_2$, $150^{\circ}C$의 기판온도, 증착속도 $2{\AA}$/sec 및 $1000{\AA}$ 두께로 증착된 IZO 필름에서 우수한 전기 광학적 성질인 $5.446{\times}10^2{\Omega}/{\boxempty}$ 면저항 및 87.4% 광투과율을 얻을 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.287-287
• /
• 2011

ITRS(international technology roadmap for semiconductors)에 따르면 MOS (metal-oxide-semiconductor)의 CD(critical dimension)가 45 nm node이하로 줄어들면서 poly-Si/SiO2를 대체할 수 있는 poly-Si/metal gate/high-k dielectric이 대두되고 있다. 일반적으로 metal gate를 식각시 정확한 CD를 형성시키기 위해서 plasma를 이용한 RIE(reactive ion etching)를 사용하고 있지만 PIDs(plasma induced damages)의 하나인 PICD(plasma induced charging damage)의 발생이 문제가 되고 있다. PICD의 원인으로 plasma의 non-uniform으로 locally imbalanced한 ion과 electron이 PICC(plasma induced charging current)를 gate oxide에 발생시켜 gate oxide의 interface에 trap을 형성시키므로 그 결과 소자 특성 저하가 보고되고 있다. 그러므로 본 연구에서는 이에 차세대 MOS의 metal gate의 식각공정에 HDP(high density plasma)의 ICP(inductively coupled plasma) source를 이용한 중성빔 시스템을 사용하여 PICD를 줄일 수 있는 새로운 식각 공정에 대한 연구를 하였다. 식각공정조건으로 gas는 HBr 12 sccm (80%)와 Cl2 3 sccm (20%)와 power는 300 w를 사용하였고 200 eV의 에너지로 식각공정시 TEM(transmission electron microscopy)으로 TiN의 anisotropic한 형상을 볼 수 있었고 100 eV 이하의 에너지로 식각공정시 하부층인 HfO2와 높은 etch selectivity로 etch stop을 시킬 수 있었다. 실제 공정을 MOS의 metal gate에 적용시켜 metal gate/high-k dielectric CMOSFETs의 NCSU(North Carolina State University) CVC model로 effective electric field electron mobility를 구한 결과 electorn mobility의 증가를 볼 수 있었고 또한 mos parameter인 transconductance (Gm)의 증가를 볼 수 있었다. 그 원인으로 CP(Charge pumping) 1MHz로 gate oxide의 inteface의 분석 결과 이러한 결과가 gate oxide의 interface trap양의 감소로 개선으로 기인함을 확인할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.254-254
• /
• 2011

현재 AMLCD(Active Matrix Liquid Crystal Display)는 노트북, 컴퓨터, TV등 여러 영상매체에 있어 가장 많이 활용되고 있는 디스플레이로 손꼽힌다. AMLCD에 구동소자로 사용되는 a-Si:H TFT는 낮은 제조비용과 축적된 기술을 바탕으로 가장 많이 쓰이고 있다. 특히 a-Si이 가지는 소형화나 대형화의 편의성은 모바일 기기, projection TV, 광고용 패널 등 적용분야가 점점 넓어지고 있는 추세이다. 하지만 a-Si라는 물질 자체가 가지는 낮은 이동도는 더 많은 application을 위해 해결되어야 할 과제이다. 낮은 이동도는 a-Si 실리콘 원자간 결합의 불규칙성 및 무질서와 dangling bond에 의한 localize state(deep trap, band tail)의 존재 때문에 발생하며 결과적으로 TFT 소자의 특성의 저하를 가져온다. 앞선 연구에서는 carrier이동도의 개선을 위해서 첫 번째로 insulator층과 active층 사이의 계면 상태를 향상시키기 위해 insulator로 쓰이는 a-SiN층 표면에 0~18 sccm의 유량으로 phosphorus를 주입하였다. AFM분석을 해본 결과 phosphorus를 주입함으로써 계면의 roughness가 줄어드는 것을 확인 할 수 있었다. 이러한 계면의 roughness 감소는 표면 산란(surface scattering)및 전자 포획(trap)의 영향을 줄임으로써 이동도의 향상을 가져왔다. 두 번째로 active층으로 쓰이는 a-Si:H 층의 표면에 phosphorus를 0?9sccm의 유량으로 doping하였다. 이로 인해 channel이 형성되는 active 영역에 직접적으로 불순물을 doping됨으로써 전도도를 증가되어 이동도를 향상시켰다. 하지만 지나친 doping은 불순물 산란(impurity scattering)의 증가로 인해 이동도를 저하시키는 결과를 보여 주었다. 본 연구에서는 TFT의 이동도 향상을 위해 두 가지의 technology를 함께 적용시켜 a-SiN/a-Si:H 계면 각각에 phosphorus를 주입 및 doping을 하였다. 모든 박막은 PECVD로 제작하였으며 각 박막의 두께는 a-SiN/a-SiN(phosphorus)/a-Si:H(doped)/a-Si:H/n+ a-Si($2350{\AA}/150{\AA}/150{\AA}/1850{\AA}/150{\AA}$)으로 고정하고 유량을 변화시키면서 특성을 관찰하였다.