• 제목/요약/키워드: scan chain

검색결과 71건 처리시간 0.02초

IEEE 1149.1을 이용한 확장된 스캔 경로 구조 (An Extended Scan Path Architecture Based on IEEE 1149.1)

  • 손우정;윤태진;안광선
    • 한국정보처리학회논문지
    • /
    • 제3권7호
    • /
    • pp.1924-1937
    • /
    • 1996
  • 본 논문에서는 다중 보드를 시험하기 위한 새로운 구조인 확장된 스캔 경로 (ESP: Exlended Scan Path)와 절차를 제안한다. 보드률 시험하기 위한 기존의 구조로는 단일 스캔 경로와 다중 스캔 경로가 있다. 단일 스캔 경로 구조는 시험 데이자의 전송 경로 인 스캔 경로가 하나로 연결되므로 스캔 경로가 단락이나 개방으로 결함이 생기면 나머지 스캔 경로에 올바른 시험 데이타를 입력할 수 없다. 다중 스캔 경로 구조는 다중 보드 시험 시보드마다 별도의 신호선이 추가된다. 그러므로 기존의 주 구조는 다중 보드 시험에는 부적절하다. 제안된 ESP구조를 단일 스캔 경로 구조와 비교하면, 스캔 경로 상에 결함이 발생하더라도 그 결함은 하나의 스캔 경로에만 한정되어 다른 스캔 경로의 시험 데이타에는 영향을 주지 않는다. 뿐만 아니라, 비스트(BIST: BUILT In Self Test)와 IEEE 1149.1 경계면 스캔 시험을 병렬로 수행함으로써 시험에 소요되는 시간을 단축한다. 또한 ESP 구조를 다중 스캔 경로 구조와 비교하면, 스캔 경로마다 신호선을 공통으로 사용함으로써 다중 보드 시험 시 추가되는 신호선이 없다. 본 논문 에서는 제안한 ESP 구조와 기존 시험 구조의 성능을 비교하기 위해서, ISCAS '85벤치 마크 회로를 대상으로 각 구조의 시험 수행 시간을 비교하여 우수함을 보였다.

  • PDF

위상천이 네트워크를 사용한 X-마스크 기법 (An X-masking Scheme for Logic Built-In Self-Test Using a Phase-Shifting Network)

  • 송동섭;강성호
    • 대한전자공학회논문지SD
    • /
    • 제44권2호
    • /
    • pp.127-138
    • /
    • 2007
  • 본 논문에서는 최대길이 의사무작위 이진 시퀀스(m-시퀀스)의 쉬프트-덧셈 특성에 근거한 위상천이를 이용하여 회로 출력에 나타나는 X-값을 효과적으로 마스크 함으로써 내장된 자체 테스트를 실현할 수 있는 기법을 제안한다. 이 기법은 패턴생성기인 LFSR의 출력을 적절하게 위상천이 하여 마스크 패턴을 생성할 수 있는 위상천이 네트워크를 이용한다. 테스트 절차 동안에 각 스캔 체인에 인가되는 마스크 패턴의 위상 천이 수는 재구성 가능하다. LFSR의 출력을 적절하게 위상 천이하여 모든 스캔 체인 마스크 패턴을 생성할 수 있는 위상천이 네트워크 합성 알고리즘을 제안한다. 본 논문에서 제안하는 X-마스크 회로는 각 스캔 체인 마스크 패턴을 생성할 수 있는 후보 위상천이 수가 많기 때문에 하드웨어 오버헤드를 효과적으로 감축할 수 있다. 실험을 통하여 제안된 위상천이를 이용한 X-마스크 회로는 기존의 연구 결과보다 훨씬 적은 저장공간과 하드웨어 오버헤드를 필요로 함을 증명한다.

스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST (A Low-power Test-Per-Scan BIST using Chain-Division Method)

  • 문정욱;손윤식;정정화
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.1205-1208
    • /
    • 2003
  • 본 논문에서는 분할된 스캔을 이용한 저전력 BIST 구조를 제안한다. 제안하는 BIST는 내부 스캔 패스를 회로의 구조적인 정보와 테스트 패턴 집합의 특성에 따라 4개의 스캔 패스로 분할하고 일부 스캔 패스에만 입력패턴이 인가되도록 설계하였다. 따라서 테스트 패턴 입력 시에 스캔 패스로의 쉬프트 동작 수를 줄임으로써 회로 내부의 전체 상태천이 수를 줄일 수 있다. 또한 4개로 분할되는 스캔패스의 길이를 고려하여 각 스캔 패스에 대해 1/4의 속도로 낮춰진 테스트 클럭을 인가함으로써 전체 회로의 전력 소모를 줄일 수 있도록 하였다. ISCAS89 벤치마크 회로에 대한 실험을 통하여 제안하는 BIST 구조가 기존 BIST 구조에 비해 최대 21%까지 전력소모를 줄일 수 있음을 확인하였다.

  • PDF

농산물 및 미립자의 기하학적 특성 분석을 위한 컴퓨터 시각 시스템(II) -기하학적 특성 분석 알고리즘- (Computer Vision System for Analysis of Geometrical Characteristics of Agricultural Products and Microscopic Particles(II) -Algorithms for Geometrical Feature Analysis-)

  • 이종환;노상하
    • Journal of Biosystems Engineering
    • /
    • 제17권2호
    • /
    • pp.143-155
    • /
    • 1992
  • The aim of this study is to develop a general purpose algorithm for analyzing geometrical features of agricultural products and microscopic particles regardless of their numbers, shapes and positions with a computer vision system. Primarily, boundary informations of an image were obtained by Scan Line Coding and Scan & Chain Coding methods and then with these informations, geometrical features such as area, perimeter, lengths, widths, centroid, major and minor axes, equivalent circle diameter, number of individual objects, etc, were analyzed. The algorithms developed in this study was evaluated with test images consisting of a number of randomly generated ellipsoids or a few synthesized diagrams having different features. The result was successful in terms of accuracy.

  • PDF

Nano-scale Friction Properties of SAMs with Different Chain Length and End Groups

  • ;윤의성;한흥구;공호성
    • KSTLE International Journal
    • /
    • 제6권1호
    • /
    • pp.13-16
    • /
    • 2005
  • Friction characteristics at nano-scale of self-assembled monolayers (SAMs) having different chain lengths and end groups were experimentally studied.51 order to understand the effect of the chain length and end group on the nano-scalefriction: (1) two different SAMs of shorter chain lengths with different end groups such as methyl and phenyl groups, and (2)four different kinds of SAMs having long chain lengths (C10) with end groups of fluorine and hydrogen were coated on siliconwafer (100) by dipping method and Chemical Vapour Deposition (CVD) technique. Their nano-scale friction was measuredusing an Atomic Force Microscopy (AFM) in the range of 0-40 nN normal loads. Measurements were conducted at the scanning speed of 2 $mu$m/s for the scan size of 1$mu$m x 1 $mu$m using a contact mode type $Si_3N_4$ tip (NPS 20) that had a nominal spring constant0.58 N/m. All experiments were conducted at anlbient temperature (24 $pm$1$circ$C) and relative humidity (45 $pm$ 5%). Results showedthat the friction force increased with applied normal load for all samples, and that the silicon wafer exhibited highest frictionwhen compared to SAMs. While friction was affected by the inherent adhesion in silicon wafer, it was influenced by the chainlength and end group in the SAMs. It was observed that the nano-friction decreased with the chain length in SAMs. In the caseof monolayers with shorter length, the one with the phenyl group exhibited higher friction owing to the presence of benBenerings that are stiffer in nature. In the case of SAMs with longer chain length, those with fluorine showed friction values relativelyhigher than those of hydrogen. The increase in friction due to the presence of fluorine group has been discussed with respect tothe siBe of the fluorine atom.

체인코드의 방향정보를 이용한 Filling과 Labelling (Filling and Labelling Algorithm Using Directional Information of Chain-code)

  • 심재창;하금숙;현기호;하영호
    • 전자공학회논문지B
    • /
    • 제29B권9호
    • /
    • pp.50-58
    • /
    • 1992
  • A new algorithm for filling the interior of contours and labelling each filled region concurrently is presented. Filling is simply accomplished by inversion method. The labelling information in every scan lines is extracted directly from current direction of chain code so that the proposed algorithm needs less comparision and is more efficient. The contours are followed by two different directions, clockwise for the outer contour and counterclockwise for the inner contour to get filling and labelling information. This algorithm can be applied in case that contours are nested or regions are continous. Simulataneously the proposed algorithm can find the structure tree of object without additional post processing.

  • PDF

내장 자가 검사 회로의 설계 (Design of Built-In Self Test Circuit)

  • 김규철;노규철
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1999년도 하계종합학술대회 논문집
    • /
    • pp.723-728
    • /
    • 1999
  • In this paper, we designed a Circular Path Built-In Self Test circuit and embedded it into a simple 8-bit microprocessor. Register cells of the microprocessor have been modified into Circular Path register cells and each register cells have been connected to form a scan chain. A BIST controller has been designed for controlling BIST operations and its operation has been verified through simulation. The BIST circuit described in this paper has increased size overhead of the microprocessor by 29.8% and delay time in the longest delay path from clock input to output by 2.9㎱.

  • PDF

스캔체인의 레이아웃 거리를 고려한 Test Wrapper 설계 (Efficent Test Wrapper Design Considering Layout Distance of Scan Chain)

  • 정준모
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2008년도 춘계학술발표논문집
    • /
    • pp.189-191
    • /
    • 2008
  • 본 논문에서는 스캔 체인의 레이아웃 거리를 고려한 효율적인 Test Wrapper 설계 방식을 제안한다. SoC내의 스캔체인들을 테스트 하기 위해서는 외부 TAM line에 각 스캔체인들을 할당해야 한다. IP 내에 존재하는 스캔체인들은 스캔체인간 레이아웃 거리를 갖게 되며 이 거리가 클럭주기를 넘어가는 경우 체인의 타이밍 위반(Timing violation)이 발생될 수 있다. 본 논문에서는 타이밍 위반이 발생하지 않도록 체인간 거리를 고려하여 스캔체인을 할당하는 새로운 test wrapper 설계 방식을 제안하였다.

  • PDF

효율적인 LFSR 리시딩 기반의 테스트 압축 기법 (An Efficient Test Compression Scheme based on LFSR Reseeding)

  • 김홍식;김현진;안진호;강성호
    • 대한전자공학회논문지SD
    • /
    • 제46권3호
    • /
    • pp.26-31
    • /
    • 2009
  • 선형 피드백 쉬프트 레지스터(linear feedback shift register:LFSR) 기반의 효율적인 테스트 압축기법을 제안하였다. 일반적으로 기존의 LFSR 리시딩 기반의 테스트 압축 기법의 성능은 주어진 테스트 큐브 집합내의 최대 할당 비트 수, $S_{max}$에 따라서 변하는 특성을 가지고 있다. 따라서 본 논문에서는 LFSR과 스캔 체인사이에 서로 다른 클럭 주파수를 사용하여 적절하게 스캔 셀을 그룹화 함으로써 $S_{max}$를 가상적으로 감소시킬 수 있었다. 만약 스캔 체인을 위한 클락 주파수보다 n배 느린 클락을 LFSR을 위하여 사용한다면, 스캔 체인내의 연속적인 n 개의 스캔셀들은 항상 동일한 테스트 입력값을 갖게 된다. 따라서 이와 같은 연속적인 셀들에 무상관 비트(don't care bit)를 적절하게 배치하게 되면 압축해야 하는 할당 비트의 수를 줄일 수 있게 된다. 제안하는 방법론의 선능은 스캔셀의 그룹화 알고리듬에 의존적이기 때문에, 그래프 기반의 새로운 스캔 셀 그룹화 알고리듬을 제안하였다. ISCAS 89 벤치마크 회로에 대한 실험을 통하여 제안하는 기법은 기존의 테스트 압축 기법들에 비해서 적은 메모리 용량 및 매우 작은 면적 오버 헤드를 보장할 수 있음을 증명하였다.

Mesenteric Panniculitis in a Thirteen-Year-Old Korean Boy Treated with Prednisolone: A Case Report

  • Bae, Sun Hwan;Park, Se Jin;Kim, Wan Seop;Lee, Min Woo;Kim, Ji Soo
    • Pediatric Gastroenterology, Hepatology & Nutrition
    • /
    • 제19권2호
    • /
    • pp.143-146
    • /
    • 2016
  • Pediatric mesenteric panniculitis is an extremely rare disease of unknown etiology characterized by chronic inflammation, fat necrosis, and fibrosis in the mesenteric adipose tissue. A previously healthy 13-year-old boy was admitted because of right upper abdominal pain. An abdominal computed tomography scan revealed increased attenuation and enhancement in the left upper abdominal omental fat and anterior peritoneal wall thickening. A laparoscopic biopsy showed mesenteric panniculitis with chronic inflammation, adiponecrosis, and septal fibrosis. Serological tests for autoimmune diseases, nested polymerase chain reaction for Mycobacterium tuberculosis, and special immunohistochemical stains for malignancy were all negative. Symptomatic improvement and improved abnormal findings were achieved after an 8-month treatment with prednisolone according to a follow-up abdominal computed tomography scan. Here, we report a case of pediatric mesenteric panniculitis treated with prednisolone.