Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

An Efficient Test Compression Scheme based on LFSR Reseeding

효율적인 LFSR 리시딩 기반의 테스트 압축 기법

  • Kim, Hong-Sik (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kim, Hyun-Jin (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Ahn, Jin-Ho (Department of Electronic Engineering, Hoseo University) ;
  • Kang, Sung-Ho (Department of Electrical and Electronic Engineering, Yonsei University)
  • 김홍식 (연세대학교 전기전자공학과) ;
  • 김현진 (연세대학교 전기전자공학과) ;
  • 안진호 (호서대학교 전자공학과) ;
  • 강성호 (연세대학교 전기전자공학과)
  • Published : 2009.03.25
Download PDF
⟨ Previous Next ⟩

Abstract

A new LFSR based test compression scheme is proposed by reducing the maximum number of specified bits in the test cube set, smax, virtually. The performance of a conventional LFSR reseeding scheme highly depends on smax. In this paper, by using different clock frequencies between an LFSR and scan chains, and grouping the scan cells, we could reduce smax virtually. H the clock frequency which is slower than the clock frequency for the scan chain by n times is used for LFSR, successive n scan cells are filled with the same data; such that the number of specified bits can be reduced with an efficient grouping of scan cells. Since the efficiency of the proposed scheme depends on the grouping mechanism, a new graph-based scan cell grouping heuristic has been proposed. The simulation results on the largest ISCAS 89 benchmark circuit show that the proposed scheme requires less memory storage with significantly smaller area overhead compared to the previous test compression schemes.

선형 피드백 쉬프트 레지스터(linear feedback shift register:LFSR) 기반의 효율적인 테스트 압축기법을 제안하였다. 일반적으로 기존의 LFSR 리시딩 기반의 테스트 압축 기법의 성능은 주어진 테스트 큐브 집합내의 최대 할당 비트 수, $S_{max}$에 따라서 변하는 특성을 가지고 있다. 따라서 본 논문에서는 LFSR과 스캔 체인사이에 서로 다른 클럭 주파수를 사용하여 적절하게 스캔 셀을 그룹화 함으로써 $S_{max}$를 가상적으로 감소시킬 수 있었다. 만약 스캔 체인을 위한 클락 주파수보다 n배 느린 클락을 LFSR을 위하여 사용한다면, 스캔 체인내의 연속적인 n 개의 스캔셀들은 항상 동일한 테스트 입력값을 갖게 된다. 따라서 이와 같은 연속적인 셀들에 무상관 비트(don't care bit)를 적절하게 배치하게 되면 압축해야 하는 할당 비트의 수를 줄일 수 있게 된다. 제안하는 방법론의 선능은 스캔셀의 그룹화 알고리듬에 의존적이기 때문에, 그래프 기반의 새로운 스캔 셀 그룹화 알고리듬을 제안하였다. ISCAS 89 벤치마크 회로에 대한 실험을 통하여 제안하는 기법은 기존의 테스트 압축 기법들에 비해서 적은 메모리 용량 및 매우 작은 면적 오버 헤드를 보장할 수 있음을 증명하였다.

Keywords

References

  1. P. H. Bardell, W. Mcanney, and J. Savir, "Built-in Test for VLSI : Pseudo-Random Techniques," John Wiely and Sons, NewYork,1987
  2. V. D. Agrawal, C. R. Kime, and K. K. Sluja, "A Tutorial on Buit-In Self-Test, Part 1: Principles," IEEE Design and Test of Computers, vol. 10, no. 1, pp. 73-82, March, 1993 https://doi.org/10.1109/54.199807
  3. V. D. Agrawal, C. R Kime, and K. K. Sluja, "A Tutorial on Buit-In Self-Test, Part 2: Applications," IEEE Design and Test of Computers, vol. 10, no. 2, pp. 69-77, June, 1993 https://doi.org/10.1109/54.211530
  4. V. S. Iyenhar and D. Brand, "Synthesis and pseudo-random pattern testable designs," Proc. of International Test Conference, 1989, pp. 501-508 https://doi.org/10.1109/TEST.1989.82333
  5. N. A. Touba and E. J. McCluskey, "Test point insertion based on path tracing," Proc. of VLSI Test Symposium, 1996, pp. 2-8 https://doi.org/10.1109/VTEST.1996.510828
  6. F. Brglez. C. Gloster, and G. Kedem, "Hardware-based weighted random pattern generation for boundary scan," Proc. of Design Automation Conference, 1989, pp. 264-274 https://doi.org/10.1109/TEST.1989.82307
  7. H. -S. Kim, J. -K. Lee, and S. Kang, "A New Multiple Weight Set Calculation Algorithm," Proc. of International Test Conference, pp. 878-894, 2001 https://doi.org/10.1109/TEST.2001.966710
  8. N. A. Touba and E. J. McCluskey, "Altering a Pseudo-Random Bit Sequence for Scan-Based BIST," Proc. of International Test Conference, pp. 167-175, 1996 https://doi.org/10.1109/TEST.1996.556959
  9. H. J.- Wunderlich and G. Kiefer, "Bit-Flipping BIST," Proc. of IEEE International Conference on Computer Aided Design, pp. 337-343, 1996 https://doi.org/10.1109/ICCAD.1996.569803
  10. B. Koenemann, "LFSR-Coded Test Pattern for Scan Designs," Proc. European Test Conference, pp. 237-242, 1991
  11. S. Hellebrand, B. Reeb, S. Tamick, and H. J. Wunderlich, "Pattern Generation for a Deterministic BIST Scheme," Proc. International Conference on Computer-Aided Design (ICCAD) , pp. 88-94, 1995 https://doi.org/10.1109/ICCAD.1995.479997
  12. N. Zacharia, J. Rajski, J. Tyszer, and J. A. Waicukauski, "Two-Dimensional Test Decompressor for Multiple Scan Designs," Proc. International Test Conferences, pp. 186-194, 1996 https://doi.org/10.1109/TEST.1996.556961
  13. C. V. Krishna, A. Jas, and N. A. Touba, "Test Vector Encoding Using Partial LFSR Reseeding," Proc. International Test Conference, pp. 885-893, 2001 https://doi.org/10.1109/TEST.2001.966711
  14. H.-S. Kim, Y. J Kim and S. Kang, "Test-Decompression Mechanism Using a Variable-Length Multiple-Polynomial LFSR," IEEE Trans. on VLSI Systems, vol. 11, no. 4, pp.687-690, Aug., 2003 https://doi.org/10.1109/TVLSI.2003.812287