• ETRI Journal
• /
• 제26권5호
• /
• pp.486-492
• /
• 2004

The emergence of wide channel bandwidth wireless standards requires the use of a highly linear, wideband integrated CMOS baseband chain with moderate power consumption. In this paper, we present the design of highly linear, wideband active RC filters and a digitally programmable variable gain amplifier. To achieve a high unity gain bandwidth product with moderate power consumption, the feed-forward compensation technique is applied for the design of wideband active RC filters. Measured results from a $0.5{\mu}m$ CMOS prototype baseband chain show a cutoff frequency of 10 MHz, a variable gain range of 33 dB, an in-band IIP3 of 13 dBV, and an input referred noise of 114 ${\mu}Vrms$ while dissipating 20 mW from a 3 V supply.

• 센서학회지
• /
• 제21권3호
• /
• pp.235-239
• /
• 2012

This paper presents frequency response compensation technique, and a self-oscillation circuit for capacitive microresonator with the compensation technique using programmable capacitor array, to compensate for the frequency response distorted by parasitic capacitances, and to obtain stable oscillation condition. The parasitic capacitances between the actuation input port and capacitive output port distort the frequency response of the microresonator. The distorted non-ideal frequency response can be compensated using two programmable capacitor arrays, which are connected between anti-phased actuation input port and capacitive output port. The simulation model includes the whole microresonator system, which consists of mechanical structure, transimpedance amplifier with automatic gain control, actuation driver and compensation circuit. The compensation operation and oscillation output of the system is verified with the simulation results.

• 한국통신학회논문지
• /
• 제40권12호
• /
• pp.2503-2510
• /
• 2015

본 논문에서는 전력 정보를 측정하기 위한 단상 에너지 측정용 IC의 구현 방법을 제안한다. 제안된 전력 측정용 IC는 2개의 PGA(Programmable Gain Amplifier), 2개의 ${\sum}{\Delta}$ modulator, reference 회로, LDO(Low-dropout) regulator, 온도 센서, 필터부, 계산 엔진, 보정 제어부, 레지스터, 외부 인터페이스로 구성된다. $0.18-{\mu}m$ CMOS 공정으로 제작되었고, 32-pin QFN package로 제작되었다. 구현된 IC는 3.3V 전원을 공급받아 동작하며, 동작 클럭 주파수는 4,096 kHz이고, IC 동작시 소비 전력은 10 mW이다.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.6-14
• /
• 2011

본 논문에서는 배터리의 전류, 전압을 측정하기 위한 analog front-end IC 를 설계 하였다. 회로는 크게 programmable gain instrumentation amplifier (PGIA)와 델타-시그마 모듈레이터로 구성 되어 있다. 델타-시그마 모듈레이터는 2차 단일 비트 구조이고 0.25 ${\mu}m$ CMOS 공정을 사용 하였다. 설계된 회로는 오버 샘플링 비율이 256일 때 2 kHz 신호 대역에서 signal-to-noise ratio (SNR)는 82 dB 의 성능을 가지고, differential nonlinearity (DNL)은 ${\pm}$ 0.3 LSB (16bit 기준), integral nonlinearity (INL)은 ${\pm}$ 0.5 LSB 이다. 전체 소비 전력은 4.5 mW 이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제5권4호
• /
• pp.276-281
• /
• 2005

This paper presents a low voltage operating IF QPSK receiver block which is consisted of programmable gain amplifier (PGA) and analog to digital converter. This PGA has 6 bit control and 250MHz bandwidth, $0{\sim}20\;dB$ gain range. Using the proposed PGA architecture (low distortion gain control switch block), we can process the continuous fully differential $0.2{\sim}2.5Vpp$ input/output range and 44MHz carrier with 2 MHz bandwidth signal at 1.8V supply voltage. Using the sub-sampling technique (input freq. is $44{\sim}46MHz$, sampling freq. is 25MHz), we can process the IF QPSK signal ($44{\sim}46MHz$) which is the output of the 6 bit PGA. We can get the SNDR 35dB, which is the result of PGA and ADC at full gain mode. We fabricated the PGA and ADC and the digital signal processing block of the IF QPSK with the 0.18um CMOS MIM process 1.8V Supply.

• ETRI Journal
• /
• 제33권6호
• /
• pp.897-903
• /
• 2011

A hybrid ${\Delta}{\Sigma}$ modulator for audio applications is presented in this paper. The pulse generator for digital-to-analog converter alleviates the requirement of the external clock jitter and calibrates the coefficient variation due to a process shift and temperature changes. The input resistor network in the first integrator offers a gain control function in a dB-linear fashion. Also, careful chopper stabilization implementation using return-to-zero scheme in the first continuous-time integrator minimizes both the influence of flicker noise and inflow noise due to chopping. The chip is implemented in a 0.13 ${\mu}m$ CMOS technology (I/O devices) and occupies an active area of 0.37 $mm^2$. The ${\Delta}{\Sigma}$ modulator achieves a dynamic range (A-weighted) of 97.8 dB and a peak signal-to-noise-plus-distortion ratio of 90.0 dB over an audio bandwidth of 20 kHz with a 4.4 mW power consumption from 3.3 V. Also, the gain of the modulator is controlled from -9.5 dB to 8.5 dB, and the performance of the modulator is maintained up to 5 nsRMS external clock jitter.

• 전기학회논문지
• /
• 제64권3호
• /
• pp.433-437
• /
• 2015

We have designed and fabricated a low power and high linearity up down convertor for wireless repeaters using $0.35{\mu}m$ SiGe Bipolar CMOS technology. Repeater is composed of a wideband up/down converting mixer, programmable gain amplifiers (PGA), input buffer, LO buffer, filter driver amplifier and integer-N phase locked loop (PLL). As of the measurement results, OIP3 of the down conversion mixer and up conversion mixer are 32 dBm and 17.8 dBm, respectively. The total dynamic gain range is 31 dB with 1 dB gain step resolution. The adjacent channel leakage ratio (ACLR) is 59.9 dBc. The total power consumption is 240 mA at 3.3 V.

• 전자공학회논문지
• /
• 제53권10호
• /
• pp.34-39
• /
• 2016

본 논문에서는 체내 이식용 신경 신호 기록 장치를 위한 저전압 저전력 아날로그 front-end 집적회로를 설계하였다. 제안된 집적 회로는 1 Hz에서 5 kHz 주파수 대역에 존재하는 신경 신호를 처리하기 위해 저잡음 neural 증폭기와 대역폭 조절이 가능한 능동 bandpass 필터로 구성되어 있다. Neural 증폭기는 우수한 잡음 특성을 위해 source-degenerated folded-cascode 연산증폭기를 기반으로 하여 설계하였고, 능동 필터의 경우 저전력의 current-mirror 연산증폭기를 이용하여 설계하였다. 능동 필터의 high-pass cutoff 주파수는 1 Hz에서 300 Hz까지 제어가 가능하며, low-pass cutoff 주파수는 300 Hz에서 8 kHz까지 제어가 가능하다. 전체 아날로그 front-end 회로는 53.1 dB의 전압 이득 성능과 1 Hz에서 10 kHz 대역에 대해서 $4.68{\mu}Vrms$의 입력 잡음 성능과 3.67의 noise efficiency factor 성능을 보인다. $18-{\mu}m$ CMOS 공정을 이용하여 설계를 하였고 1-V 전원에서 $3.2{\mu}W$의 전력 소모 성능을 갖는다. 칩 레이아웃 면적은 $0.19 mm^2$ 이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.849-852
• /
• 2001

본 눈문에서는 뒤틀림, 응력, 압력[1], 토크, 가속도 등의 물리적인 동적 현상을 측정하여 수집된 데이터를 처리하기 위한 신호처리(Signal Processins) 기능이 결합되어 넓은 용도로 활용할 수 있는 센서 신호 수집 시스템을 구현하였다. 구현된 시스템은 data acquisition board 의 하드웨어와 소프트웨어로 나누어 볼 수 있다. 하드웨어의 구성은 아날로그부, 디지털부, 그리고 시스템 인터페이스 처리부로 되어 있다. 아날로그부에서는 센서신호를 받아서, PGA (Programmable Gain Amplifier)[2]와 Op-Amp를 사용하여 signal conditioning 처리하여 8차 Lowpass Filter 로 보낸다. Filtering 된 신호는 ADC (Analog to Digital Converter) 가 내장되어 있는 PIC(3) microcontroller로 보내져 AD변환과 디지털 신호 처리를 한다. 처리된 신호는 RS232 인터페이스를 통해 호스트 컴퓨터로 보내 사용자가 분석할 수 있도록 한다. 또한 LCD display 실시간으로 확인, 분석할 수 있으며 동시에analog output에서 센서신호의 특징을 분석 할 수 있도록 한다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2011년도 춘계학술논문집 1부
• /
• pp.358-361
• /
• 2011

본 논문에서는 ADSL용 아날로그 Front-end의 수신단과 송신단에 활용하기 위한 저전압 특성의 3V CMOS 프로그램머블 증폭기(PGA)를 설계하였다. 설계된 수신단의 PGA는 1.1MHz로 연속시간 저역통과 필터와 연결하여 0dB에서 30dB까지 이득을 조정해주며, 송신단의 PGA는 138kHz의 저역필터와 연결하여 -15dB에서 0dB까지의 이득을 조정할 수 있다. 모든 PGA의 이득은 디지털 로직과 메인 컨트롤러에 의해서 프로그램될 수 있도록 설계하였다. 설계된 PGA는 $0.35{\mu}m$ CMOS 파라미터를 이용하여 Hspice 시뮬레이션으로 그 특성을 확인하였다.