• Journal of Advanced Marine Engineering and Technology
• /
• 제32권2호
• /
• pp.336-342
• /
• 2008

Simple tuning methods of PI, PD and PID controller are proposed for an integrating process with time delay. This is based on matching the coefficients of corresponding powers of s in the numerator and that in the denominator of the closed-loop transfer function. For set-point tracking problem, the derived controller is found to be a PD controller which is shown by Lee's tuning rule based on minimizing the performance indexes (ISE, IAE, ITAE) using a real-coded genetic algorithm. A method can be also proposed PI, PID controllers according to tuning parameter lambda $({\lambda})$ similar to IMC method. Simulation example is given to illustrate the set-point tracking and disturbance rejection performance of the proposed method.

• 한국통신학회논문지
• /
• 제31권9C호
• /
• pp.905-913
• /
• 2006

펄스 방식(Impulse radio)의 초광대역(Ultra-Wideband) 시스템의 타이밍 동기과정에서 획득/추적 과정이 이상적으로 수행되더라도 잔여 타이밍 오차는 존재하게 된다. 이러한 잔여 타이밍 오차는 시스템의 성능에 큰 영향을 미치게 된다. 본 논문에서는 상관 검출 수신기에서 미세 타이밍 오차를 보상하기 위해 보조신호(Reference signal)를 이용한 디지털 위상고정 루프(Digital Phase-Locked Loop)를 제시한다. 우선, 미세 타이밍 오차에 의한 비트에러률(Bit Error Rate:BER)의 성능 열화를 고찰한 후, 타이밍 추적기를 사용함으로써 타이밍 오차가 보상되는 과정과 보상 후 BER 성능을 제시한다. 그리고 타이밍 검출기는 보조신호와 수신신호간의 상관을 이용하는 방식이 제안되었으며 샘플링 주기는 프레임 단위로 이루어지도록 설계되었다. 또한, 본 논문은 성능비교를 위해 여러 종류의 가우시안 모노사이클 펄스에 대해 성능 평가를 수행한다.

• 한국전자파학회논문지
• /
• 제15권12호
• /
• pp.1161-1167
• /
• 2004

기존의 PLL(phase locked loop)은 폐루프 구조이므로 주파수 스위칭 속도가 낮은 단점을 갖는다. 이를 개선하기 위해서 개루프 구조를 혼합한 Digital Hybrid PLL 구조를 연구하였다. 또한 이 구조는 빠른 주파수 스위칭 속도로 동작할 수 있지만, VCO의 전압대 주파수 전달특성을 ROM 형태로 구현하는 DLT(digital look-up table)이 사용되어야 하므로 회로소자가 많아지고 소비전력이 증가된다. 그러므로, 본 논문에서는 복잡한 DLT의 구조를 간단한 Digital logic 회로로 대체시킨 새로운 구조를 제안하였다. 또한 주파수 합성때마다 타이밍 동기화를 이루는 회로를 설계하여 합성기의 항상성을 확보하였으며 DLT를 사용하는 방식과 비교하여 회로소자를 약 $28\%$정도 줄일 수 있다. 고속 스위칭 동작 특성과 주파수 합성을 시뮬레이션과 실제 회로 구현으로 확인하였다.

• 소성∙가공
• /
• 제15권6호
• /
• pp.445-452
• /
• 2006

In most of automobile body panel manufacturing, trimming process is generally performed before flanging. To find feasible trimming line is crucial in obtaining accurate edge profile after flanging. Section-based method develops blank along manually chosen section planes and find trimming line by generating loop of end points. This method suffers from inaccurate results of edge profile. On the other hand, simulation-based method can produce more accurate trimming line by iterative strategy. In this study, new fast simulation-based method to find feasible trimming line is proposed. Finite element inverse method is used to analyze the flanging process because final shape after flanging can be explicitly defined and most of strain paths are simple in flanging. In utilizing finite element inverse method, the main obstacle is the initial guess generation for general mesh. Robust initial guess generation method is developed to handle genera] mesh with very different size and undercut. The new method develops final triangular mesh incrementally onto the drawing tool surface. Also in order to remedy mesh distortion during development, energy minimization technique is utilized. Trimming line is extracted from the outer boundary after finite element inverse method simulation. This method has many advantages since trimming line can be obtained in the early design stage. The developed method is verified by shrink/stretch flange forming and successfully applied to the complex industrial applications such as door outer flanging process.

• International Journal of Precision Engineering and Manufacturing
• /
• 제9권3호
• /
• pp.3-6
• /
• 2008

Electrolytic in-process dressing (ELID) grinding is a new technique for achieving a nanoscale surface finish on hard and brittle materials such as optical glass and ceramics. This process applies an electrochemical dressing on the metal-bonded diamond wheels to ensure constant protrusion of sharp cutting grits throughout the grinding cycle. In conventional ELID grinding, a constant source of pulsed DC power is supplied to the ELID cell, but a feedback mechanism is necessary to control the dressing power and obtain better performance. In this study, we propose a new closed-loop wheel dressing technique for grinding wheel truing that addresses the efficient correction of eccentric wheel rotation and the nonuniformity in the grinding wheel profile. The technique relies on an iterative control algorithm for the ELID power supply. An inductive sensor is used to measure the wheel profile based on the gap between the sensor head and wheel edge, and this is used as the feedback signal to control the pulse width of the power supply. We discuss the detailed mathematical design of the control algorithm and provide simulation results that were confirmed experimentally.

• 한국정보통신학회논문지
• /
• 제8권6호
• /
• pp.1153-1157
• /
• 2004

본 논문에서는 DLL(delay locked loop)에서의 프로그램 가능한 새로운 주파수 합성기를 제안하고자 한다. 일반적으로 주파수를 합성하기 위해서 PLL(phase locked loop)이 많이 이용되어 왔으며, locking 시간이 빠른 DLL 역시 주파수 합성에 이용되고 있다. 하지만 DLL의 경우 주파수를 합성하기 위해서는 따로 주파수를 체배하는 블록이 필요하다. 기존의 DLL에서 사용된 주파수 체배기는 주파수를 체배하는 배수가 한번 정해지면 바꿀 수 없다는 단점이 있다. 그러나 본 논문에서 제안하는 체배기는 입력주파수에 대해서 6배에서 10배까지 선형적으로 주파수를 체배할 수 있다. 제안된 DLL의 동작 주파수 범위는 600MHz에서 1GHz까지 이다. $0.35-\mu\textrm{m}$ CMOS 공정을 이용해 HSPICE simulation 하여 동작을 검증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.341-342
• /
• 2007

The IRFPA (InfraRed Focal Plane Array) ROIC (ReadOut Integrated Circuit) was designed in folded-cascode Op-Amp using $0.35{\mu}m$ CMOS technology. As the folded-cascode has high open-loop voltage gain and fast settling time, that used in many analog circuit designs. In this paper, folded-cascode Op-Amp for ROIC of the $32{\times}32$ IRFPA has been designed. HSPICE simulation results are unit gain bandwidth of 13.0MHz, 90.6 dB open loop gain, 8 V/${\mu}m$ slew rate, 600 ns settling time and $66^{\circ}$ phase margin.

• 한국항행학회논문지
• /
• 제24권4호
• /
• pp.285-290
• /
• 2020

본 논문에서는 텔레메트리 시스템에 적용하기 위한 PLL 기반의 시각동기 알고리즘을 제시하고 FPGA 로직을 구현하였다. 텔레메트리 시스템에서 대형 비행체의 경우 각각의 분산 획득 장치들을 통해 상태정보를 계측하여 실시간으로 비행 상태를 분석해야하므로 정밀도 향상을 위한 장치 및 시스템 간의 시각 동기의 중요성이 커지고 있다. 이 때문에 시각동기 기법으로 타 시각동기 방법보다 복잡도가 적고, 동기를 위한 추가적인 메시지 전송을 최소화하여 데이터 처리에 적은 시간이 소요되는 PLL 기반의 시각동기 알고리즘을 제안하였다. 타당성을 확인하기 위해 python 시뮬레이션을 수행하였으며 최종적으로 FPGA 내에 VHDL 로직을 구현하여 시각 동기 성능을 확인하였다.

• 융합보안논문지
• /
• 제23권2호
• /
• pp.103-113
• /
• 2023

최근 몇 년 동안 무인비행체는 다양한 산업 분야에서 널리 사용되고 있다. 그러나, 무인비행체에 대한 의존도가 급격하게 높아짐에 따라 무인비행체의 보안과 안전에 대한 우려가 커지고 있다. 현재 무인비행체의 제어권을 탈취하거나 웹 애플리케이션에서 무인비행체와 통신할 수 있는 권한을 탈취하는 등 다양한 취약점들이 공개되고 있다. 하지만, 무인비행체의 보안과 관련된 연구가 많이 부족한 실정이다. 따라서 본 논문에서는 실제 환경과 유사한 HITL 시뮬레이션 환경에서 무인비행체의 패킷 데이터를 수집하여 패킷 데이터가 정상 데이터인지 비정상 데이터인지 판단하는 연구를 진행하였다. 또한, 본 논문에서는 모델링 과정에서 Computation Cost를 줄이고 데이터 해석의 용이성을 높이는 방법과 정상 데이터만을 학습하여 비정상 데이터를 탐지하는 기계 학습 기반 이상 탐지 모델 및 최적화된 하이퍼 파라미터값을 제안한다.

• 한국시스템다이내믹스연구
• /
• 제16권1호
• /
• pp.5-23
• /
• 2015

The purpose of this study is to analyze the land-use changes in the coastal areas using system dynamics modeling and to provide directions for effective management to maintain coastal dune areas. This research process consists of four steps: First, we built the basic model based on the causal loop diagram which was analyzed the land-use change of Sindu-ri Coastal Dune. Second, a time series land-use change map using Arc Map was established. Third, the validity of the basic model was tested. Finally, three simulations were performed for the cut over area($100,000m^2/y$, $150,000m^2/y$, $200,000m^2/y$) of windbreak for maintaining the coastal dune areas. Simulation of the basic model showed that the area of the coastal dune will be consistently decreased. Based on the simulation, if windbreak were cut down $150,000m^2/y$, windbreak area will be restored to the target area in 2019. This study has the limitation which the simulation is progressed with a limited variable: area. Therefore, the modeling of coastal dune should be reflected various variables in the further study.