• 동아시아경상학회지
• /
• 제7권3호
• /
• pp.75-81
• /
• 2019

Purpose - In this study, it investigates the relationship among brand asset, customer satisfaction, brand trust, and brand loyalty related to golf products. Research design and methodology - The study was conducted with 500 customers from five indoor and outdoor golf training centers located in Seoul, South Korea. The method of tabulation was developed using a nonprobability convenience sampling and the questionnaire was administered through self-administration. The survey was conducted on-site between July 2018 and August 2018 by four trained researchers, including the researchers. Five indoor golf training centers in Seoul were randomly selected, and a total of 500 samples were collected by radio at each training site. Of the 500 questionnaires collected, 449 were utilized once incomplete questionnaires were removed from the sample. Results - This study was as follows. First, brand asset was a significant predictor of customer satisfaction. Second, customer satisfaction was a significant predictor of brand asset. Third, customer satisfaction was a significant predictor of brand loyalty. Fourth, brand trust was a significant predictor of brand loyalty. Fifth, brand asset was a significant predictor of brand trust. Finally, brand trust was a significant predictor of brand loyalty. Conclusions - First, the results showed that brand assets had a significant impact on customer satisfaction. Second, customer satisfaction was shown to have a significant effect on brand trust. Third, customer satisfaction had a significant effect on brand loyalty.

• 한국음향학회지
• /
• 제21권6호
• /
• pp.522-530
• /
• 2002

본 논문에서는 선형 예측 후에 얻어지는 잔차 신호 (residual signal)를 신경 회로망에 바탕을 둔 비선형 예측기로 예측하는 방법을 제안하였다. 신경 회로망을 이용한 예측 방법의 타당성을 입증하기 위해, 먼저 선형 장구간 예측기와 신경 회로망이 도입된 비선형 장구간 예측기의 성능을 서로 비교하였다. 그리고 비선형 예측 후의 잔차 신호를 양자화 하는 과정에서 발생하는 양자화 오차의 영향에 대해 분석하였다. 제안된 신경망 예측기는 예측 오차뿐만 아니라 양자화의 영향을 함께 고려하였으며, 양자화오차에 대한강인성을 갖게 하기 위하여 쿤-터커 (Kuhn-Tucker) 부등식 조건을 만족하는 제한조건 역전파 알고리즘을 새로이 제안하였다. 실험 결과, 제안된 신경망 예측기는 제한조건을 갖는 학습 알고리즘을 사용했음에도 불구하고, 예측 이득이 크게 뒤떨어지지 않는 성능을 나타내었다.

• 한국통신학회논문지
• /
• 제38A권12호
• /
• pp.1094-1101
• /
• 2013

본 논문은 4-Way 캐쉬의 선택된 element만을 사용하여 어플리케이션 수행 사이클을 줄인 향상된 동적 분기 예측기를 제안한다. 제안된 동적 분기 예측기는 분기명령어가 페치되면 MRU 버퍼를 참조하여 4-Way 캐쉬의 선택된 element에서 타깃 주소를 얻으므로, 모든 element에 접근하는 기존의 동적 분기 예측기보다 제한된 전력하에서 BTAC entry 수를 증가시킬 수 있어 분기 예측 성공률과 어플리케이션의 수행속도가 상당히 향상된다. 제안된 동적 분기 예측기의 효율성을 SMDL 시스템에 의해 생성된 코어가 벤치마크 어플리케이션을 수행하여 검증한다. 실험결과 동적 분기 예측기가 없는 코어에 비해 생성된 코어의 어플리케이션 수행 사이클은 평균 10.1% 감소하고 어플리케이션의 전력소모는 7.4% 증가한다. 기존 동적 분기 예측기를 사용하는 코어에 비해 수행 사이클은 평균 4.1% 줄어든다.

• 전자공학회논문지SC
• /
• 제46권6호
• /
• pp.73-79
• /
• 2009

운동하는 물체를 제어하기 위한 제어이론은 디지털 컴퓨터(임베디드시스템)를 이용하여 복잡한 신경망 이론, 인공지능 이론, 비선형 모델 예측 제어 이론등이 제어기 설계 단계에서 구현되고 있다. 비행제어 시스템의 비선형 모델 예측 제어 예측기는 구현하는 컴퓨터의 성능과 각종 모듈의 응용프로그램을 하드실시간(Hard Real-Time)으로 처리할 수 있도록 응답 시간을 충족 하여야 한다. 이와 동시에 제어 시스템에의 성능을 충분히 발휘할 수 있는 정확성도 고려하여야 한다. 수학적 영역에서의 오류는 전체 알고리즘 구현에 영향을 준다. 그러나 이러한 수학적 오류 발생 요인은 예측기에서 생성되는 파라미터에서 최종 정확도 계산에 가끔 고려하지 않는다. 본 논문에서는 비행체 제어를 위한 디지털 제어 시스템에서 하드실시간 하중제어 모델 예측기를 구현하고, 알고리즘의 응답시간을 살펴본다. 또한 이에 따른 정밀도를 보장하는 고효율 예측기를 구현하는 알고리즘을 살펴본다. 예측기는 하중 제어 모델에서 오일러 방법, Heun 방법, Runge-kutta 방법, 테일러 방법의 수치적분 알고리즘을 사용하여 구현된다.

• Fisheries and Aquatic Sciences
• /
• 제26권4호
• /
• pp.268-281
• /
• 2023

Coral reef fisheries are prominent for the archipelagic countries' food sufficiency and security. Studies showed that fish abundance and biomass are affected by biophysical variables. The present study determines which biophysical variables are important predictors of fish diversity, abundance, and biomass. The study used available monitoring data from the Indonesian Research Center for Oceanography, the National Board for Research and Innovation. Data were collected from 245 transects in 19 locations distributed across the Indonesian Archipelago, including the eastern Indian Ocean, Sunda Shelf (Karimata Sea), Wallacea (Flores and Banda Seas), and the western Pacific Ocean. Principal component analysis and multiple regression model were administered to 13 biophysical metrics against 11 variables of coral reef fishes, i.e., diversity, abundance, and biomass of coral reef fishes at three trophic levels. The results showed for the first time that the covers of other fauna, coral rubbles, and soft corals were the three most important predictor variables for nearly all coral reef fish variables. Other fauna cover was the important predictor for all 11 coral reef fish variables. Coral rubble cover was the predictor for ten variables, but carnivore fish abundance. Soft coral cover was a good predictor for corallivore, carnivore, and targeted fishes. Despite important predictors for corallivore and carnivore fish variables, hard coral cover was not the critical predictor for herbivore fish variables. The other important predictor variables with a consistent pattern were dead coral covered with algae and rocks. Dead coral covered with algae was an important predictor for herbivore fishes, while the rock was good for only carnivore fishes.

• 정보처리학회논문지A
• /
• 제19A권2호
• /
• pp.77-84
• /
• 2012

프로세서의 성능을 효율적으로 증가시키기 위한 기법 중 하나로 명령어 수준의 병렬성을 높이는 추론적 수행(Speculative execution)이 사용되고 있다. 추론적 수행 기법의 효율성을 결정하는 가장 중요한 핵심 요소는 분기 예측기의 정확도이다. 하지만, 높은 예측율을 보장하는 복잡한 구조의 분기 예측기를 최근 주목 받고 있는 3차원 구조 멀티코어 프로세서에 적용하는데 있어서는 발열 현상이 큰 장애요소가 될 것으로 예측된다. 본 논문에서는 3차원 구조 멀티코어 프로세서에서 발생할 수 있는 분기 예측기의 높은 발열 문제를 해결하기 위해 두 가지 기법을 제시하고, 이에 대한 효율성을 상세하게 분석하고자 한다. 첫번째 기법은 분기 예측기의 온도가 임계 온도 이상으로 올라가는 경우 분기 예측기의 동작을 일시적으로 정지시키는 동적 온도 관리 기법이고, 두번째 기법은 3차원 구조 멀티코어 프로세서의 각 층 별로 온도를 고려하여 서로 다른 복잡도를 지닌 분기 예측기를 차등 배치하는 기법이다. 두 가지 기법 중에서 복잡도를 고려한 차등 배치 기법은 평균 $87.69^{\circ}C$의 온도를 나타내는 반면, 동적 온도 관리 기법은 평균 $89.64^{\circ}C$의 온도를 나타내었다. 그리고, 각 층에서 발생하는 온도 변화율을 각 기법에 대하여 비교한 결과, 동적 온도 관리 기법의 온도 변화율은 평균 $17.62^{\circ}C$을 나타내었고 복잡도 차등 배치 기법의 온도 변화율은 평균 $11.17^{\circ}C$을 나타내었다. 이러한 온도 분석을 통하여 3차원 멀티코어 프로세서에서 분기 예측기의 온도를 제어하였을 경우, 복잡도 차등 배치 기법을 적용하는 것이 더 효율적임을 알 수 있다. 성능적인 측면을 분석한 결과, 동적 온도 관리 기법은 해당 기법을 적용하지 않았을 경우보다 평균 27.66%의 성능하락을 나타내었지만, 복잡도 차등 배치 기법은 평균 3.61%의 성능 하락만을 나타내었다.

• 정보처리학회논문지A
• /
• 제14A권6호
• /
• pp.347-356
• /
• 2007

프로세서의 파이프라인 길이가 점차 길어지고 한 사이클에 이슈되는 명령어의 수가 증가함에 따라, 분기 예측기의 정확도는 프로세서의 성능에 상당한 영향을 미치게 되었다. 또한, 내장형 프로세서를 설계하는데 있어서는 전력 효율성이 가장 중요한 설계 고려 사항 중 하나가 되었다. 그러므로, 내장형 프로세서의 분기 예측기를 설계할 때에는 성능과 전력 효율성이 함께 고려되어야 한다. 본 논문에서는 gshare 분기 예측기가 적용된 내장형 프로세서에서 선택적인 BTB (Branch Target Buffer) 접근을 가능하게 하는 저전력 분기 예측기를 제안하고자 한다. 제안하는 분기 예측기 내에서 BTB는 직전 명령어가 테이큰 (Taken) 분기로 예측되지 않는 경우에는, PHT (Pattern History Table)의 예측 결과가 테이큰인 경우에만 접근된다. PHT의 예측 결과가 테이큰인 분기 명령어의 경우에만 다음에 인출될 명령어의 주소를 BTB 접근을 통해 얻은 주소로 결정하기 때문이다. 물론, 이와 같은 선택적인 BTB 접근으로 인하여 성능 저하가 발생하는 것을 방지하기 위해 직전 명령어가 테이큰분기로 예측된 경우에는 PHT의 예측 결과에 관계없이 BTB는 항상 접근된다. 선택적인 BTB 접근을 하기 위해, 제안하는 분기 예측기 내의 PHT는 기존 분기 예측기의 PHT와 비교하여 1 사이클 일찍 접근되도록 구현한다. 1 사이클 빠른 접근을 위해 제안하는 PHT는 한 번의 접근을 통해 두 개의 예측 결과를 동시에 얻어오게 구현하고, 이를 통해 PHT의 접근 횟수도 줄임으로써 분기 예측기의 전력 소모를 줄이는 효과 또한 얻게 된다. 제안하는 분기 예측기는 하드웨어 오버헤드나 예측 정확도의 감소 없이 전력 소모를 줄일 수 있다는 장점을 가진다. 실험 결과에 따르면, 제안하는 분기 예측기는 기존의 분기 예측기와 비교하여 $35{\sim}48%$의 전력 소모를 줄이는 결과를 보인다.

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.37-42
• /
• 2008

H.264/AVC 복호기에서는 인트라 예측기 뿐만 아니라 움직임 보상기, 디블럭킹 필터 등 각 IP들이 복호화를 위한 참조 영상 값들을 필요로 한다. 이들 IP들은 참조 영상을 읽어들이기 위하여 외부 메모리에 빈번하게 접근하는데, 이때문에 시스템 동작 속도도 낮아지고 전력 소모도 증가한다. 본 논문에서는 공통적이고 반복적인 블록의 재사용을 통하여 연산량을 줄이고 전력 소모 및 메모리 대역폭을 최소화하도록 외부 메모리를 사용하지 않는 움직임 보상기와 연계한 인트라 예측기를 제안하였다. 제안된 인트라 예측기는 기존에 비해 $45%\;{\sim}\;75%$ 가량 사이클 수를 감소시켰다.

• 전자공학회논문지SC
• /
• 제44권1호
• /
• pp.25-32
• /
• 2007

본 논문은 시간 응답을 과도응답과 정상상태 응답으로 분류하여 1차의 지연시간을 포함한 공정을 동정하는 새로운 모델링 방법을 제시했다. 먼저 공정의 입.출력 데이터를 분석하여 공정의 상태를 정상상태 응답과 과도상태 응답으로 분류한다. 그 다음 최소 자승법을 사용하여 정상상태 응답은 하나의 1차의 지연시간을 갖는 공정으로 추정하고, 과도상태 응답은 여러 개의 모델로 나누어 모델링 한다. 최적의 PID 동조법으로는 지연시간을 보상하는 Smith- Predictor 구조에 성능지수 ITAE값이 최소가 되도록 설계하였다. 시뮬레이션을 통하여 다양한 공정에 대하여 본 논문에서 제안한 방법을 적용하여, 모델축소 방법의 정확성 및 제어기 성능의 개선을 보였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권2호
• /
• pp.208-222
• /
• 2015

For the performance-efficient integration of IPs on an SoC utilizing heterochronous multi-clock domains, we propose a synchronization scheme that causes low latency overhead when data are crossing clock boundaries. The proposed synchronization scheme is composed of a clock predictor and a synchronizer. The clock predictor of a sender clock domain produces a predicted clock that is used in a receiver clock domain to detect possible synchronization failures in advance. When the possible synchronization failures are detected, a synchronizer at the receiver delays data-capture times to avoid the possible synchronization failures. From the simulation of the proposed scheme through SPICE modeling using a Chartered $0.18{\mu}m$ CMOS process, we verified the functionalities and timing behavior of the clock predictor and the synchronizer. The simulation results show that the clock predictor produces a predicted clock before a synchronization failure, and the synchronizer samples data correctly using the predicted clock.