• 제목/요약/키워드: pre-logic

검색결과 131건 처리시간 0.026초

패턴 집단 생성 방식을 사용한 내장형 자체 테스트 기법 (Logic Built-In Self Test Based on Clustered Pattern Generation)

  • 강용석;김현돈;서일석;강성호
    • 대한전자공학회논문지SD
    • /
    • 제39권7호
    • /
    • pp.81-88
    • /
    • 2002
  • 본 논문에서는 패턴 집단 생성 방식을 사용한 새로운 내장형 자체 테스트를 위한 테스트 패턴 생성기를 제안하였다. 제안된 기술은 클럭당 테스트 환경에서 작은 하드웨어 크기를 가지면서 미리 계산된 결정 테스트 집합을 가진다. 테스트를 제어하기 위한 회로는 간단하여 자동적으로 합성된다. 새로운 패턴 생성기를 기존의 방법들과 비교한 결과를 ISCAS 벤치마크 회로를 가지고 검증하였다.

고속 펄스 모터 콘트롤러 칩의 설계 및 구현 (Design and Implementation of High Speed Pulse Motor Controller Chip)

  • 김원호;이건오;원종백;박종식
    • 제어로봇시스템학회논문지
    • /
    • 제5권7호
    • /
    • pp.848-854
    • /
    • 1999
  • In this paper, we designed and implemented a precise pulse motor controller chip that generates the pulse needed to control step motor, DC servo and AC servo motors. This chip generates maximum pulse output rate of 5Mpps and has the quasi-S driving capability and speed and moving distance override capability during driving. We designed this chip with VHDL and executed a logic simulation and synthesis using Synopsys tool. The pre-layout simulation and post-layout simulation was executed by Compass tool. This chip was produced with 100 pins, PQFP package by 0.8${\mu}{\textrm}{m}$ gate array process and implemented by completely digital logic. We developed the test hardware board of performance and the CAMC(Computer Aided Motor Controller) Agent softwate to test the performance of the pulse motor controller chip produced. CAMC Agent enables user to set parameters needed to control motor with easy GUI(Graphic User Interface) environment and to display the output response of motor graphically.

  • PDF

잠자는 미녀의 문제, 그의 대답은? (What is the Correct Answer to the Sleeping Beauty Problem?)

  • 송하석
    • 논리연구
    • /
    • 제14권1호
    • /
    • pp.1-23
    • /
    • 2011
  • 이 글은 잠자는 미녀의 문제에 대하여 엘가의 1/3주의자의 견해를 지지하고, 루이스가 주장하는 1/2주의를 비판한다. 특히 최근 1/2주의를 옹호하는 흥미로운 견해를 제시한 프란체스치의 논변을 비판한다. 나아가서 보스트롬과 김한승의 절충주의는 논점을 선취하거나 잠자는 미녀의 문제가 진정한 역설임을 입증해야 하는 부담을 지닌다고 주장한다. 이 글의 주된 목적은 잠자는 미녀의 문제에 대한 1/3주의의 주장이 직관적이라는 주장과 함께, 1/2주의자의 주장의 오류가 무엇인지를 밝히는 것이다.

  • PDF

평면도형 영역에서 Shulman-Fischbein 개념틀을 활용한 학생의 오류에 대한 예비 교사의 지식 분석 (Interpretation of Pre-service Teachers' Knowledge by Shulman-Fischbein Framework : For Students' Errors in Plane Figures)

  • 김지선
    • 한국수학교육학회지시리즈E:수학교육논문집
    • /
    • 제32권3호
    • /
    • pp.297-314
    • /
    • 2018
  • 본 연구는 교사지식 중에서 예비교사의 학생에 대한 지식을 Shulman-Fischbein 개념틀을 이용하여 해석함으로써 우리의 교사교육의 현실에 시사점을 제공하고자 하였다. Shulman-Fischbein 개념틀은 수학의 알고리즘적 SMK, 수학의 형식적 SMK, 수학의 직관적 SMK, 수학의 알고리즘적 PCK, 수학의 형식적 PCK, 그리고 수학의 직관적 PCK의 여섯 가지 요소로 구성되어 있다. 이를 위해 일련의 평면도형 영역의 문제를 다루고 학생의 오개념을 포함한 지필과제를 5명의 예비교사에게 제시하고 그들이 제출한 답변을 분석하였다. 분석 결과 예비교사들은 상당히 강한 SMK를 지니고 있음을 보여주었고, 수학의 형식적 측면을 강조하는 경향을 보였다. 또한 학생들의 오개념 분석 시 학생들의 수준을 깊게 고려하지 않았고, 오개념을 고치기 위한 교수학적 방법을 제안할 때에 구체적이지 못하고 피상적인 답변만을 제시하는 특징을 보여주었다.

Design of Fuzzy Scaling Gain Controller using Genetic Algorithm

  • Hyunseok Shin;Lee, Sungryul;Hyungjin Kang;Cheol Kwon;Park, Mignon
    • 한국지능시스템학회:학술대회논문집
    • /
    • 한국퍼지및지능시스템학회 1998년도 The Third Asian Fuzzy Systems Symposium
    • /
    • pp.474-478
    • /
    • 1998
  • This paper proposes a method which can resolve the problem of exisiting fuzzy PI controller using optimal scaling gains obtained by genetic algorithm. The new method adapt a fuzzy logic controller as a high level controller to perform scaling gain algorithm between two pre-determined sets.

  • PDF

트랜지스터 검사용 온라인 비젼 시스템 (On-line visin system for transistor inspection)

  • 노경완;전정희;김충원
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 하계종합학술대회논문집
    • /
    • pp.769-772
    • /
    • 1998
  • This paper present an efficient techniques for visual inspection of taped electronic parts, suitable for real time implementation. The main environments of developed system are IBM-compatible personal computer, frame grabber, digital input-output board. It is connected to the programmable logic controller unit of the taping machine in real time. Using a queuing structure, operator or extractor machine can remove easily the defect one from production line. Also, we design a new illumination system for sacquring shape and subface features of object. Therefore, it redue pre-processing step and processing time.

  • PDF

유전자 알고리즘을 이용한 퍼지 스케일링 게인 제어기의 설계 (Design of Fuzzy Scaling Gain Controller using Genetic Algorithm)

  • 신현석;고재원;권철;박민용
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1998년도 하계학술대회 논문집 G
    • /
    • pp.2268-2271
    • /
    • 1998
  • This paper proposes a method which can resolve the problem of existing fuzzy Pl controller using optimal scaling gains obtained by genetic algorithm. The new method adapt a fuzzy logic controller as a high level controller to perform scaling gain algorithm between two pre-determined sets.

  • PDF

매트랩 시뮬링크를 이용한 플랜트 유닛마스터 제어로직 시뮬레이션 기법 개발 (Simulation Methods Development for a Plant Unit Master Control Logic Using Simulink in MATLAB)

  • 윤창선;홍연찬
    • 한국산학기술학회논문지
    • /
    • 제18권2호
    • /
    • pp.324-334
    • /
    • 2017
  • 발전소 유닛마스터제어(UMC)용 시뮬레이터는 국내 및 해외에서 운전원 훈련 목적으로 개발되어 왔다. 일반적으로 UMC 시뮬레이터는 발전소 건설 마지막에 구축되는데, UMC 로직은 발전설비 내에 있는 많은 신호들 간의 간섭사항들을 사전에 확인하기 위해 시뮬레이션이 필수적으로 필요하지만 공정 일정 차이로 인하여 플랜트 로직 설계자나 시운전 엔지니어들이 UMC 로직을 시뮬레이션 하기는 쉽지 않다. 이러한 배경으로 본 논문에서는 발전소 로직 설계자와 운전원들이 매틀랩에서 제공하는 시뮬링크 환경에서 손쉽게 구현할 수 있는 시뮬레이션 방법을 제안한다. UMC의 핵심기능이 수학적 분석과 기능 블록 조합이 기본으로 구성된 독특한 시뮬레이션 알고리즘을 통해 구현된다. 또한, 로직 내 설비 목표값 제어를 위해 정수기반 구성도가 제안된다. 이러한 시뮬레이션 기법들을 통해 부하 분배, 상 하한치 제한, 주파수 보상 등의 기능들이 시뮬링크 내에서 성공적으로 구현될 수 있음을 보이고, 결과적으로 우리는 UMC 로직을 플랜트 시뮬레이터 없이도 시뮬링크에서 구현할 수 있음을 보인다. 본 논문에서 제시한 다양한 시뮬레이션 기법들은 발전소 건설 기간 중 플랜트 로직 설계자 또는 시운전 엔지니어들을 위한 시뮬링크 기반의 시뮬레이션 설계 관련한 양질의 정보를 제공할 수 있을 것으로 사료된다.

An Enhanced Architecture of CMOS Phase Frequency Detector to Increase the Detection Range

  • Thomas, Aby;Vanathi, P.T.
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제14권2호
    • /
    • pp.198-201
    • /
    • 2014
  • The phase frequency detector (PFD) is one of the most important building blocks of a phase locked Loop (PLL). Due to blind-zone problem, the detection range of the PFD is low. The blind zone of a PFD directly depends upon the reset time of the PFD and the pre-charge time of the internal nodes of the PFD. Taking these two parameters into consideration, a PFD is designed to achieve a small blind zone closer to the limit imposed by process-voltage-temperature variations. In this paper an enhanced architecture is proposed for dynamic logic PFD to minimize the blind-zone problem. The techniques used are inverter sizing, transistor reordering and use of pre-charge transistors. The PFD is implemented in 180 nm technology with supply voltage of 1.8 V.