• 전력전자학회논문지
• /
• 제11권4호
• /
• pp.340-348
• /
• 2006

본 논문에서는 동적전압보상기 (DVR)를 구성하기 위한 정합 변압기의 돌입전류 제어기법을 제안하였다. DVR 시스템은 배전계통에서 발생하는 순시적 전압강하를 보상하기 위한 직렬전압 주입장치로서, 임의의 전압을 생성하는 PWM 인버터와 전압 평활용 LC 수동필터 및 절연을 위한 정합 변압기 등으로 구성된다. 그러나 정합 변압기의 사용은 변압기내에서 자속 포화현상에 의하여 정격의 수배에 달하는 돌입전류가 발생하여 시스템의 절연파괴를 초래하고 이 때문에 변압기의 정격용량을 2 배 정도로 초과하여 사용하게 한다. 따라서 본 연구에서는 정합 변압기의 자속 포화현상에 따른 돌입전류의 크기를 분석할 수 있는 새로운 모델링 분석기법 및 돌입전류의 크기를 제한하는 자화전류 제어기법을 제안하였다. 모의실험 및 실험을 통하여 제안된 DVR 제어기법의 타당성을 입증하였다.

• 한국통신학회논문지
• /
• 제12권1호
• /
• pp.19-26
• /
• 1987

Potentially unstable한 GaAs FET를 사용하여 3~4GHz에서 평탄한 이득특성을 갖는 광대역 초고주파 증폭기를 설계하였다. 입력정합회로는 유용전력이득이 14dB인 원을 사용하여 안정한 영역에 존재하도록 설계하였다. 출력정합회로는 최대전력이 전달되고 또한 안정한 영역에 존재하도록 Fano의 대역통과 정합이론을 사용하여 설계하였다. 전송 전력이득 및 $S_11$과 $S_22$의 실험치는 이론치와 거의 유사한 특성을 나타내었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권2호
• /
• pp.186-192
• /
• 2012

Half-rail stacked drivers are used to reduce power consumption of the drivers for synchronous buck converters. In this paper, the stacked driver is optimized by matching the average charging and discharging currents used by high-side and low-side drivers. By matching the two currents, the average intermediate bias voltage can remain constant without the aid of the voltage regulator as long as the voltage ripple stays within the window defined by the hysteresis of the regulator. Thus the optimized driver in this paper can minimize the power consumption in the regulator. The current matching requirement yields the value for the intermediate bias voltage, which deviates from the half-rail voltage. Furthermore the required capacitance is also reduced in this design due to decreased charging current, which results in significantly reduced die area. The detailed analysis and design of the stacked driver is verified through simulations done using 5V MOSFET parameters of a typical 0.35-${\mu}m$ CMOS process. The difference in power loss between the conventional half-rail driver and the proposed driver is less than 1%. But the conventional half-rail driver has excess charge stored in the capacitor, which will be dissipated in the regulator unless reused by an external circuit. Due to the reduction in the required capacitance, the estimated saving in chip area is approximately 18.5% compared to the half-rail driver.

• 전력전자학회논문지
• /
• 제15권4호
• /
• pp.274-281
• /
• 2010

본 논문에서는 반도체 플라즈마 식각 시스템의 균일도 향상을 위한 CCP와 ICP 결합 임피던스정합 장치를 제안한다. 이중주파수 전원공급 장치는 CCP와 ICP로 구성되어 있고 첫 번째 구성은 고집적화를 위해 페라이트 코어를 사용한 유도 결합 플라즈마(ICP : Inductively Coupled Plasma)방식이며, 두 번째 구성은 셀 전체의 균일도 향상을 위한 용량 결합 플라즈마(CCP : Capacitively Coupled Plasma)방식이다. 제안된 시스템은 반도체 장비 산업에서 요구되는 높은 생산성을 실현할 수 있다. 본 논문에서는 제안된 시스템의 타당성을 검증하기 위해 CCP와 ICP 결합 임피던스정합 장치를 제작하였고, 이론적 분석과 27.12MHz 와 400kHz의 조건에서 시뮬레이션 및 실험을 진행하였다

• 한국통신학회논문지
• /
• 제38B권12호
• /
• pp.967-975
• /
• 2013

수중용 전기 음향 변환기용 외부 회로를 구성할 때, 파워 앰프의 내부저항이 매우 작은 경우 정합 회로를 구성하기 보다는 부하측의 역률을 개선하는 것을 선호 한다. 기존 연구의 결과를 살펴보면 광대역에서 최대 파워를 전달하게 하는 정합회로를 구하는 방법을 많이 연구되어 왔으나, 두 개의 공진점을 갖는 수중용 광대역 전기 음향 변화기에 적용할 만한 광대역 역률 개선 튜닝 회로를 구성하는 방법은 논문화된 결과는 드물다. 본 논문에서는 기존의 정합회로 설계에서 사용하는 체비세프 설계법을 기본으로 하여, 좀 더 낫은 결과를 가질 수 있도록 하는 복합 최적화 과정을 바탕으로 역률 개선 회로를 설계하고 이를 실험을 통하여 역율 개선을 확인한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권2호
• /
• pp.98-101
• /
• 2007

A fully integrated 5-GHz CMOS power amplifier for IEEE 802.11a WLAN applications is implemented using $0.18-{\mu}m$ CMOS technology. An on-chip transmission-line transformer is used for output matching network and voltage combining. Input balun, inter-stage matching components, output transmission line transformer and RF chokes are fully integrated in the designed amplifier so that no external components are required. The power amplifier occupies a total area of $1.7mm{\times}1.2mm$. At a 3.3-V supply voltage, the amplifier exhibits a 22.6-dBm output 1-dB compression point, 23.8-dBm saturated output power, 25-dB power gain. The measured power added efficiency (PAE) is 20.1 % at max. peak, 18.8% at P1dB. When 54 Mbps/64 QAM OFDM signal is applied, the PA delivers 12dBm of average power at the EVM of -25dB.

• 전력전자학회논문지
• /
• 제22권6호
• /
• pp.469-475
• /
• 2017

Using impedance matching techniques as a way to increase system power transferability in capacitive wireless power transmission has been widely investigated in conventional studies. However, these techniques tend to increase the circuit volume and thus counterbalance the advantage of the simplicity in the energy link structure. In this paper, a compact circuit topology with one leakage-enhanced transformer is proposed in order to minimize the circuit volume for the capacitive power transfer system. This topology achieves a reactive compensation, and the system quality factor value can be reduced by the turn ratio. As a result, this topology not only reduces the overall system volume but also minimizes the voltage stress of the link capacitor. An optimal design guideline for the leakage-enhanced transformer is also presented. The advantages of the proposed scheme over the conventional method in terms of power efficiency and circuit volume are revealed through an analytic comparison. The feasibility of applying the new topology is also verified by conducting 50 W hardware tests.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.47-48
• /
• 2014

기본적으로 전력전송개념에서 최대의 전력이 전달하기 위해서는 전력전송단과 부하단사이의 임피던스를 맞추어 주어야 최대의 전력이 전달된다. 무선전력전송 역시 RF Source와 송수신 코일간의 임피던스를 맞추어야 최대의 전력전달과 효율을 기대할 수 있다. 따라서 송수신 코일과 부하간에 임피던스 매칭은 필수적으로 필요하다. 매칭이 원할하지 않을 경우 RF Source에 반사전력이 반사되어 심각한 손실을 발생할 수 있으며, 수신부의 부하단에 최대로 전력이 전달되지 않으며 전체 시스템 효율이 나빠지게 된다. 임피던스 매칭회로 타입에는 여러가지 타입이 사용되는데 대표적으로 L type, T Type, ${\pi}$ type이 일반적으로 사용된다. 본 연구에서는 L type, T type, ${\pi}$ type 방식을 이용하여 각 타입별 매칭범위와 매칭특성에 대한 기초실험을 수행하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권1호
• /
• pp.126-142
• /
• 2016

This paper presents a wide-frequency-range, low-power transceiver with an automatic impedance-matching calibration for TV-white-space (TVWS) application. The wide-range automatic impedance matching calibration (AIMC) is proposed for the Drive Amplifier (DA) and LNA. The optimal $S_{22}$ and $S_{11}$ matching capacitances are selected in the DA and LNA, respectively. Also, the Single Pole Double Throw (SPDT) switch is integrated to share the antenna and matching network between the transmitter and receiver, thereby minimizing the systemic cost. An N-path filter is proposed to reject the large interferers in the TVWS frequency band. The current-driven mixer with a 25% duty LO generator is designed to achieve the high-gain and low-noise figures; also, the frequency synthesizer is designed to generate the wide-range LO signals, and it is used to implement the FSK modulation with a programmable loop bandwidth for multi-rate communication. The TVWS transceiver is implemented in $0.13{\mu}m$, 1-poly, 6-metal CMOS technology. The die area of the transceiver is $4mm{\times}3mm$. The power consumption levels of the transmitter and receiver are 64.35 mW and 39.8 mW, respectively, when the output-power level of the transmitter is +10 dBm at a supply voltage of 3.3 V. The phase noise of the PLL output at Band 2 is -128.3 dBc/Hz with a 1 MHz offset.

• 한국전자파학회논문지
• /
• 제27권3호
• /
• pp.269-276
• /
• 2016

본 논문에서는 내부 정합된 GaN-HEMT를 이용하여 2.65 GHz에서 동작하는 Doherty 전력증폭기를 설계 및 제작하였다. 패키지 내부의 정합회로는 고조파 임피던스를 정합하기 위해 적용되었다. 동시에 기본주파수 임피던스가 부분적으로 정합되기 때문에 입력 및 출력 외부 정합회로는 간단해진다. 트랜지스터 패키지의 본드 와이어와 기생 성분은 EM 시뮬레이션을 통해 예측되었다. Doherty 전력증폭기는 48 V의 동작 전압을 인가하였으며, 6.5 dB의 PAPR을 갖는 LTE 신호에 대해 2.65 GHz에서 13.0 dB의 전력이득, 55.4 dBm의 포화전력, 49.1 %의 효율 및 -26.3 dBc의 ACLR 특성을 얻었다.