• 한국항공우주학회지
• /
• 제42권9호
• /
• pp.789-794
• /
• 2014

정지궤도급 차세대 통신위성에 탑재될 디지털신호처리기에는 디지털 고속통신을 위한 FPGA가 사용된다. 적용된 FPGA는 높은 열소산량을 가지고 있으며, 이로 인한 접합온도의 상승은 부하경감 요구조건을 만족하기 어렵고 장비의 수명과 신뢰도 저하의 주요 원인이다. 지상과는 달리 우주환경에서의 전장품의 열제어는 대부분 열전도를 통하여 이루어지고 있다. CCGA 또는 BGA 형태의 FPGA는 인쇄회로기판에 장착되지만, 인쇄회로기판의 열전도율은 FPGA의 열제어에 효율적이지 못하다. FPGA의 열제어를 위하여 부품 리드와 하우징을 직접 연결하는 히트싱크를 제작하였으며, 우주인증레벨의 열진공시험을 통하여 그 성능을 확인하였다. 높은 전력소모량을 가진 FPGA는 우주환경에 적용하기 어려웠으나, 히트싱크를 적용함으로써 부하경감 온도 마진을 확보하였다.

• 한국정보통신학회논문지
• /
• 제10권8호
• /
• pp.1465-1470
• /
• 2006

본 논문에서는 단거리 무선 통신의 새로운 국제 표준으로 부상하고 있는 2.4 GHz ZigBee 응용을 위한 저전력 CMOS LNA(Low Noise Amplifier)를 설계하였다. 제안한 구조는 전류 재사용 기법을 이용한 2단 cascade구조이며 회로의 설계에서 TSMC $0.18{\mu}m$ CMOS 공정을 사용하였다. 전류 재사용단은 두 단의 증폭기 전류를 공유함으로써 LNA의 전력 소모를 적게 하는 효과를 얻을 수 있다. 본 논문에서는 LNA설계 과정을 소개하고 ADS(Advanced Design System)를 이용한 모의실험 결과를 제시하여 검증하였다. 모의실험 결과, 1.0V의 전압이 인가될 때 1.38mW의 매우 낮은 전력 소모를 확인하였으며 이는 지금까지 발표된 LNA 중 가장 낮은 값이다. 또한 13.83dB의 최대 이득, -20.37dB의 입력 반사 손실, -22.48dB의 출력 반사 손실 그리 고 1.13dB의 최소 잡음 지수를 보였다.

• 한국전자파학회논문지
• /
• 제30권5호
• /
• pp.339-347
• /
• 2019

본 논문에서는 한국형발사체 탑재용 S-밴드 송신기의 전원부 설계에서 소자의 신뢰성 향상을 위하여 정격 대비 부하를 경감하는 디레이팅을 고려하였다. 송신기의 전원부는 정전압 공급을 위한 선형 전압 레귤레이터, 스위칭 타입의 DC/DC 컨버터와 역전압 보호를 위한 다이오드 등으로 구성된다. 설계에 따른 각 소자의 부하 전류를 분석하여 디레이팅 요구조건을 살펴보았으며, 부하 전류에 따른 발열량과 접합 온도 상승을 고려하였다. 송신기 엔지니어링 모델 제작결과와 분석결과를 비교하였으며, 고온 수락시험 $+60^{\circ}C$ 환경에서 전원부 주요 소자의 온도는 정격 대비 $40^{\circ}C$ 이상 여유가 있으며, 디레이팅 요구조건이 충족됨을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.137-140
• /
• 2002

This paper is proposed a 8-bit anolog to digital converter for CMOS image sensor. A anolog to digital converter for CMOS image sensor is required function to control gain. Proposed anolog to digital converter is used frequency divider to control gain. At 3.3 Volt power supply, total static power dissipation is 8mW and programmable gain control range is 30dB. The gain control range can be easily increased with insertion of additional flip-flop at divided-by-N frequency divider circuit.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.95-99
• /
• 2000

New locking algorithm of DLL is proposed to improve the locking speed and low power dissipation in this paper, In spite of using the architecture of delay controller, low power consumption is acquired by operating only one controller at once and fast locking speed is accomplished by initial setting from the coarse controller. The proposed DLL circuit is operated from 50MHz to 200MHz and locked within 6 cycle at all of operating frequency.

• 천문학회보
• /
• 제42권2호
• /
• pp.65.3-65.3
• /
• 2017

With the advent of high energy/power lasers, extreme conditions, such as those found in astrophysical environments, can be reproduced in laboratory. The scaling between laboratory and astrophysical environments, especially for viscosity and resistivity that govern dissipation processes, is not perfect. Yet, the similarity is close enough to make laboratory experiments relevant for astrophysics. The results have been encouraging, in the sense of suggesting the possibility of exploring fundamental physical processes at play in astrophysical phenomena. In this talk, I will review a few successfully performed and ongoing experiments, such as those for turbulence and magnetic field generation in fluid regime and collisionless shock wave in plasma regime.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.153-156
• /
• 2001

This paper describes a 12-bit high speed pipeline CMOS A/D converter. The A/D converter simulated the 0.35${\mu}{\textrm}{m}$ n-well CMOS technology. The results show DNL and INL of $\pm$0.5LSB and $\pm$1.0LSB, conversion rate of 100Msamples/s, and power dissipation of 500㎽ with a power supply of 3.3V

• Journal of Electrical Engineering and information Science
• /
• 제3권3호
• /
• pp.300-305
• /
• 1998

This paper describes new sense amplifier with fast sensing delay time of 0.54ns and 32kb CMOS embedded SRAM with 4.67 ns access time for a 3-V power supply. It was achieved using the sense amplifier with multiple point sensing scheme and highs peed bit-line scheme. The sense amplifier saves 25% of the power dissipation compared with the conventional one while maintaining a very short sensing delay. The SRAM uses 0.5m double-polysilicon and triple-metal CMOS process technology. A die size is 1.78${\times}$mm2.13mm.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권4호
• /
• pp.426-432
• /
• 2012

A fully-integrated low power K-band radar transceiver in 130 nm CMOS process is presented. It consists of a low-noise amplifier (LNA), a down-conversion mixer, a power amplifier (PA), and a frequency synthesizer with injection locked buffer for driving mixer and PA. The receiver front-end provides a conversion gain of 19 dB. The LNA achieves a power gain of 15 dB and noise figure of 5.4 dB, and the PA has an output power of 9 dBm. The phase noise of VCO is -90 dBc/Hz at 1-MHz offset. The total dc power dissipation of the transceiver is 142 mW and the size of the chip is only $1.2{\times}1.4mm^2$.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 B
• /
• pp.916-917
• /
• 2001

We investigated the properties of a hybrid type superconducting fault current limiter (SFCL), which consists of a transformer with multiple secondary windings and resistive $YBa_2Cu_3O_7$ (YBCO) thin film stripes. The secondary windings of the transformer were coupled with each other, and a superconducting current limiting unit of YBCO stripes was connected to each of them as a switch. Simple connection in series of SFCL units tends to produce imbalance in power among the units due to slight differences in quench current. In current design, magnetic coupling between the SFCL units provides a solution to power dissipation imbalance, inducing simultaneous quench by current redistribution in the YBCO films.