• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.23-30
• /
• 2005

본 논문에서는 다양한 에미터 금속 재료를 이용하여 산화된 다공질 폴리실리콘(Oxidized Porous Poly-Silicon) 전계방출 소자를 제조하였으며 에미터 금속의 열처리 효과가 산화된 다공질 폴리실리콘 전계방출소자의 특성에 미치는 영향을 조사하였다. 다양한 에미터 금속 중 구동전극을 가진 Pt/Ti 에미터 전극을 $300^{\circ}C$-1hr 열처리한 경우 전자방출 효율은 $V_{ps}$=12 V에서 최대 $2.98\%$의 효율을 나타내었으며, $350^{\circ}C$-1hr 열처리한 경우 $V_{ps}$=16V에서 $3.37\%$의 가장 높은 효율을 나타내었다. 이는 열처리 공정을 통해 OPPS 전계방출 소자 표면에 다수의 결정립 경계와 무수히 많은 미세한 다공질 간의 흡착성의 개선으로 인한 면 저항 감소에 의한 것을 알 수 있다. OPPS 전계 방출 소자를 디스플레이소자로 적용하기 위해 형광체 발광 특성을 조사해 본 결과, $900^{\circ}C$-50min 산화 후 Pt/Ti(5nm/2nm) 에미터 전극을 사용하여 제조된 OPPS 전계 방출 소자의 경우 15 V에서 3600 cd/$m^2$, 20 V에서 6260 cd/$m^2$의 상대적으로 높은 휘도를 나타내었다. 열처리는 Ti층과 OPPS 간의 흡착성을 개선시키고 에미터 전극에 고른 전계를 가하는 중요한 역할을 한다.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.181-186
• /
• 2005

Polystyrene(PS)과 poly(methyl methacrylate)(PMMA)에 대하여 동일한 계면 특성을 갖는 3-(p-methoxyphenyl)propyltrichlorosilane(MPTS)의 자기조립 단분자막(self-assembled monolayer, SAM) 을 실리콘 웨이퍼 표면에 형성시켜 표면 특성을 개질하였다. 개질된 실리콘 웨이퍼에 PMMA 또는 PS가 원통형 나노구조를 형성하는 PS-b-PMMA 블록공중합체 박막을 코팅하여 원통형 나노구조가 실리콘 웨이퍼 표면에 대하여 수직 배향된 박막을 제조하였다. 수직 원통형 나노구조를 갖는 박막에 자외선 조사와 세척을 통하여 PMMA 블록을 선택적으로 제거하여 수직 나노기공 필름과 수직 나노막대 배열을 제조하였다. 제조된 나노기공 필름은 나노리소그래피 마스크로 사용이 가능하다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 C
• /
• pp.2410-2412
• /
• 2005

In this study, two types of PS substrate were fabricated for sensing of chemical and biological substances. For sensing of the humidity and chemical analyzes such as $CH_3OH$ or $C_2H_5OH$, PS layers are prepared by photoelectrochemical etching of silicon wafer in aqueous hydrofluoric acid solution. To evaluate their sensitivity, we measured the resistance variation of the PS diaphragm. As the amplitude of applied voltage increases from 2 to 6Vpp at constant frequency of 5kHz, the resistance variation for humidity sensor rises from 376.3 to $784.8{\Omega}$/%RH. And the sensitivities for $CH_3OH$ and $C_2H_5OH$ were 0.068 uA/% and 0.212 uA/%, respectively. For biological sensing application, amperometric urea sensors were fabricated based on porous silicon(PS), and planar silicon(PLS) electrode substrates by the electrochemical methods. Pt thin film was sputtered on these substrates which were previously formed by electrochemical anodization. Poly (3-methylthiophene) (P3MT) were used for electron transfer matrix between urease(Urs) and the electrode phase, and Urs also was by electrochemically immobilized. Effective working area of these electrodes was determined for the first time by using $Fe(CN)_6^{3-}/Fe(CN)_6^{4-}$ redox couple in which nearly reversible cyclic voltammograms were obtained. The $i_p$ vs $v^{1/2}$ plots show that effective working electrode area of the PS-based Pt thin film electrode was 1.6 times larger than the PLS-based one and we can readily expect the enlarged surface area of PS electrode would result in increased sensitivity by ca. 1.6 times. Actually, amperometric sensitivity of the Urs/P3MT/Pt/PS electrode was ca 0.91uA/$mM{\cdot}cm^2$, and that of the Urs/P3MT/Pt/PLS electrode was ca. 0.91uA/$mM{\cdot}cm^2$ in a linear range of 1mmol/L to 100mmol/L urea concentrations

• 접착 및 계면
• /
• 제9권4호
• /
• pp.30-33
• /
• 2008

블락 고분자 박막과 기판 사이의 계면에 1 nm 두께의 얇은 단일 성분 고분자 나노 계면을 도입함으로써 블락 고분자 나노 구조의 배향을 조절하는 연구가 수행되었다. Polystyrene-block-poly (methyl methacrylate) (PS-b-PMMA) 블락 고분자 박막의 나노 구조를 조절하기 위하여 블락 고분자의 각각의 고분자들의 평균 조성을 가지며 한쪽 끝에 히드록시 기를 가지는 단일 성분 고분자인 폴리(4-아세톡시스티렌) (OH-PAS)과 폴리(4-메톡시스티렌) (OH-PMS)를 나이트록사이드를 이용한 라디칼 중합법(nitroxide-mediated radical polymerization, NMP)을 사용하여 성공적으로 합성하였다. 실리콘 웨이퍼 표면과 저압 탈수 반응을 통하여 OH-PAS와 OH-PMS 두 개의 고분자를 성공적으로 표면에 공유결합 하였으며 생성된 두 고분자가 결합된 1 nm 두께의 계면 위에 PS-b-PMMA 블락 고분자 박막을 도포하여 그 나노 구조의 배향을 분석하였다. OH-PMS를 사용하여 제작된 계면의 경우 블락 고분자에 대하여 약 30%의 수직 배향을 보여주었고 OH-PAS를 사용하여 제작된 계면의 경우 수직 배향을 전혀 보여주지 않았고 오직 수평 배향만을 보여주었다. 결과적으로 계면의 화학적 조성을 정밀하게 조절하는 것이 블락 고분자 박막의 나노 구조 배향을 조절하는 데 가장 중요한 요소라고 고려된다.

• 한국고분자학회:학술대회논문집
• /
• 한국고분자학회 2006년도 IUPAC International Symposium on Advanced Polymers for Emerging Technologies
• /
• pp.311-311
• /
• 2006

The morphology of Poly(styrene-b-methylmethacrylate) (P(S-b-MMA)) block copolymer thin films deposited on silicon wafers was controlled by treating the substrates with Self-Assembled Monolayers (SAM) of phenylsilanes with different alkyl chain lengths. It was found that the treatment with SAM strongly modified the substrates properties, especillay the surface energy, as compared with bare silicon oxide. By futher adjusting the molecular weight of P(S-b-MMA), a variety of morphologies could be generated, including a perpendicular orientation of lamellea of PS and PMMA, which is required for industrial applications.

• Transactions on Electrical and Electronic Materials
• /
• 제11권6호
• /
• pp.257-260
• /
• 2010

Zinc oxide (ZnO) bottom-contact thin-film transistors (TFTs) were prepared by the use of injector type atomic layer deposition. Two hybrid gate oxide systems of different polarity polymers with silicon oxide were examined with the aim of improving the properties of the transistors. The mobility and threshold voltage of a ZnO TFT with a poly(4-dimethylsilyl styrene) (Si-PS)/silicon oxide hybrid gate dielectric had values of 0.41 $cm^2/Vs$ and 24.4 V, and for polyimide/silicon oxide these values were 0.41 $cm^2/Vs$ and 24.4 V, respectively. The good hysteresis property was obtained with the dielectric of hydrophobicity. The solid output saturation behavior of ZnO TFTs was demonstrated with a $10^6$ on-off ratio.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2006년도 6th International Meeting on Information Display
• /
• pp.759-762
• /
• 2006

A simple SPICE model for the description of the on-current of low-temperature poly-silicon thin film transistors is proposed. By employing constant mobility, $V_GS$ dependent alpha parameter, and exponential kink effect, very good agreements between the model and measurement were obtained.

• Macromolecular Research
• /
• 제12권1호
• /
• pp.127-133
• /
• 2004

We have studied the surface micelle formation of polystyrene-b-poly(2-vinyl pyridine) (PS-b-P2VP) at the air-water interface. A series of four PS-b-P2VPs were synthesized by anionic polymerization, keeping the PS block length constant (28 kg/㏖) and varying the P2VP block length (1, 11, 28, or 59 kg/㏖). The surface pressure-area ($\pi$-A) isotherms were measured and the surface morphology was studied by atomic force microscopy (AFM) after Langmuir-Blodgett film deposition onto silicon wafers. At low surface pressure, the hydrophobic PS blocks aggregate to form pancake-like micelle cores and the hydrophilic P2VP block chains spread on the water surface to form a corona-like monolayer. The surface area occupied by a block copolymer is proportional to the molecular weight of the P2VP block and identical to the surface area occupied by a homo-P2VP. It indicates that the entire surface is covered by the P2VP monolayer and the PS micelle cores lie on the P2VP monolayer. As the surface pressure is increased, the $\pi$-A isotherm shows a transition region where the surface pressure does not change much with the film compression. In this transition region, which displays high compressibility, the P2VP blocks restructure from the monolayer and spread at the air-water interface. After the transition, the Langmuir film becomes much less compressible. In this high-surface-pressure regime, the PS cores cover practically the entire surface area, as observed by AFM and the limiting area of the film. All the diblock copolymers formed circular micelles, except for the block copolymer having a very short P2VP block (1 kg/㏖), which formed large, non-uniform PS aggregates. By mixing with the block copolymer having a longer P2VP block (11 kg/㏖), we observed rod-shaped micelles, which indicates that the morphology of the surfaces micelles can be controlled by adjusting the average composition of block copolymers.

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.11-17
• /
• 2004

STM-1 체계의 광통신용 광모듈 송수신부에 내장하기 위한 155.52 Mbps 트랜시버 ASIC을 0.6 ㎛ 2-poly 3-metal 실리콘 CMOS 기술을 이용하여 구현하였다. 제작된 ASIC은 시스템에 의해서 처리된 155.52 Mbps 데이터 신호를 LD를 통하여 광신호로 변환하여 상대 시스템으로 송신하는 트랜스미터의 역할과, 상대 시스템으로부터 전송되어온 155.52 Mbps 광신호를 PD로 수신하여 전기신호로 변환하고 원형으로 복구하는 리시버의 역할을 한다. 트랜스미터와 리시버를 하나의 실리콘 기판에 집적하여 단일 칩 형태의 트랜시버를 설계하기 위하여, 잡음 및 상호 간섭 현상을 방지하기 위한 배치 상의 소자 격리 방법뿐만 아니라 전원분리, 가드링, 격리장벽 등을 도입한 새로운 설계 방법을 적용하였다. 설계된 칩의 크기는 4 × 4 ㎟이며, 루프백 측정에서 지터도 실효치 32.3 ps, 최대치 335.9 ps로 비교적 양호하게 나타났다. 전체 칩의 소비전력은 5V 단일전원 공급 상태에서 약 1.15 W(230 mA)로 나타났다.

• 한국진공학회지
• /
• 제16권5호
• /
• pp.366-370
• /
• 2007

밀도가 높고 주기적으로 배열된 나노 크기의 기공이 25nm 두께의 실리콘 산화막 기판위에 형성 되었다. 나노미터 크기의 패턴을 형성시키기 위해서 자기조립물질을 사용했으며 폴리스티렌(PS) 바탕에 벌집형태로 평행하게 배열된 실린더 모양의 폴리메틸메타아크릴레이트(PMMA)의 구조를 형성하였다. 폴리메틸메타아크릴레이트를 아세트산으로 제거하여 폴리스티렌만 남아있는 나노크기의 마스크를 만들었다. 폴리스티렌으로 이루어진 나노패턴의 지름은 $8{\sim}30nm$ 였고 높이는 40nm였으며, 패턴과 패턴사이의 간격은 60nm였다. 형성된 패턴을 실리콘 산화막 위에 전사시키기 위해 불소 기반의 화학 반응성 식각을 사용하였다. 실리콘 산화막에 형성된 기공의 지름은 $9{\sim}33nm$였다. 실리콘 산화막을 불산으로 제거하여 실리콘에 형성된 기공을 관찰하였고, 실리콘기판에 형성된 기공의 지름은 $6{\sim}22nm$였다. 형성된 기공의 크기는 폴리메틸메타아크릴레이트의 분자량과 관계가 있음을 알 수 있었다.