• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.22-27
• /
• 2009

본 논문에서는 LCD 구동 모듈 PCB의 기능 검사를 위한 자동 검사 시스템인 EVT (Emulated Vision Tester)를 제안하고 구현하였다. 기존의 대표적인 자동검사 방법으로는 전기적 검사나 영상기반 검사방식이 있으나 전기적 검사만으로는 Timing이 주요한 변수가 되는 LCD 장비에서는 검출할 수 없는 구동불량이 존재하며 영상기반 검사는 영상획득에 일관성이 결여되거나 Gray Scale의 구분이 불명확하여 검출결과의 재현성이 떨어진다. EVT 시스템은 Pattern Generator에서 인가된 입력 패턴 신호와 구동 모듈을 통한 후 출력되는 디지털 신호를 직접 비교하여 패턴을 검사하고 아날로그 신호 (전압, 저항, 파형)의 이상 여부도 신속 정확하게 검사할 수 있는 하드웨어적인 자동 검사 방법이다. 제안된 EVT 검사기는 높은 검출 신뢰도와 빠른 처리 속도 그리고 간결한 시스템 구성으로 원가 절감 및 전공정 검사 자동화의 실현을 가능케 하는 등 많은 장점을 가진다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권2호
• /
• pp.184-193
• /
• 2015

This paper proposes a cost-efficient and automatic method for large data acquisition from a test chip without expensive equipment to characterize random process variation in an integrated circuit. Our method requires only a test chip, a personal computer, a cheap digital-to-analog converter, a controller and multimeters, and thus large volume measurement can be performed on an office desk at low cost. To demonstrate the proposed method, we designed a test chip with a current model logic driver and an array of 128 current mirrors that mimic the random process variation of the driver's tail current mirror. Using our method, we characterized the random process variation of the driver's voltage due to the random process variation on the driver's tail current mirror from large volume measurement data. The statistical characteristics of the driver's output voltage calculated from the measured data are compared with Monte Carlo simulation. The difference between the measured and the simulated averages and standard deviations are less than 20% showing that we can easily characterize the random process variation at low cost by using our cost-efficient automatic large data acquisition method.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.745-753
• /
• 2016

This paper presents a fully synthesizable low power interconnect bus for millimeter-scale wireless sensor nodes. A segmented ring bus topology minimizes the required chip real estate with low input/output pad count for ultra-small form factors. By avoiding the conventional open drain-based solution, the bus can be fully synthesizable. Low power is achieved by obviating a need for local oscillators in member nodes. Also, aggressive power gating allows low-power standby mode with only 53 gates powered on. An integrated wakeup scheme is compatible with a power management unit that has nW standby mode. A 3-module system including the bus is fabricated in a 180 nm process. The entire system consumes 8 nW in standby mode, and the bus achieves 17.5 pJ/bit/chip.

• 대한지리학회지
• /
• 제43권1호
• /
• pp.117-133
• /
• 2008

개발밀도는 현대 도시 관리의 주요 관심사임에도 불구하고 이론 실증적으로 분석할 수 있는 지원 체계가 미비하다. 본 연구에서는 셀룰러 오토마타 기반의 도시 모델링 방법론을 확장하여 개발밀도를 고려한 도시 토지이용 변화 모델을 개발하고 그 타당성을 평가하고자 한다. 제안된 모델은 구조적인 측면에서 개발밀도를 명시적으로 고려할 분만 아니라 국지적인 밀도 변화를 직접적으로 추정한다. 개발된 모델을 1980년대 초$\sim$2000년대 초의 서울 도심부 토지이용 변화에 적용하였으며, 그 결과를 다양한 방법을 통해 검토하였다. 검토 결과 제안된 모델은 토지의 용도 변화 뿐만 아니라 밀도 변화에도 유의미하게 적용될 수 있는 것으로 평가되었다. 하지만 제안된 모델은 데이터 구득의 한계로 인해 공간적, 시간적 제약을 가지게 되었다. 더불어 모델의 보정 및 타당성 검토 방법론은 본 연구에서 충분히 검토되지 못하였으며, 향후 지속적으로 연구될 필요가 있다.

• 전력전자학회논문지
• /
• 제9권4호
• /
• pp.311-318
• /
• 2004

최근 각종 산업기기 및 자동화기기에는 회전자가 영구자석으로 구성된 브러시리스 전동기의 사용이 증가하고 있다. 그러나 회전자가 영구자석으로 이루어진 BLDC 전동기의 경우 회전자 위치 판별 센서는 필수 요소이다. 그러나 센서(엔코더, 레졸버등)를 사용할 경우 크기 증가, 비용 상승 등의 원인으로 작용한다. 따라서 본 논문에서는 PM BLDC 전동기의 속도제어를 수행함에 있어 기존의 엔코더와 Hall-IC 3개를 이용하지 않고, 두개를 이용하여 회전자의 위치를 판별함과 동시에 속도 센서를 대신하여 사용할 수 있는 방법을 제안하였다. 그 결과 성능은 동일하고, 구동회로의 크기와 제조 단가를 낮출 수 있는 효과를 얻었다.

• 한국산학기술학회논문지
• /
• 제15권3호
• /
• pp.1506-1514
• /
• 2014

본 논문은 제조기업이 제3자물류를 활용하는 사례가 증가하고 있고, 그에 따라 제3자물류기업 선정요인이 물류성과에 미치는 영향을 확인하고 이와 더불어 변화하는 물류환경요인에 따라 제3자물류기업 선정요인과 물류성과에 어떠한 영향이 있는지 확인하였다. 그 결과 제3자물류 선정요인중 서비스요인과 명성요인은 물류성과에 영향이 있는 것으로 확인되었다. 또한, 물류환경을 이용해 조절효과를 측정한 결과 제3자물기업 선정요인중 서비스요인은 물류환경요인 중 고객요인의 조절효과에 의해 물류성과에 영향을 미치고, 제3자물류기업 선정요인 중 명성요인은 물류환경요인 중 글로벌요인과 정보시스템요인의 조절효과에 의해 물류성과에 영향을 미치는 것으로 확인되었다.

• 자동차안전학회지
• /
• 제7권1호
• /
• pp.7-12
• /
• 2015

NCAP(New Car Assessment Program) makes vehicle manufacturer improve safety performance through free competition and customers guarantee vehicle selection by providing information of vehicle safety. That's why it is important not only to meet the regulation, but also to cope with NCAP. EuroNCAP(European New Car Assessment Program) side tests have conducted by using Progressive MDB and Euro SID II in order to reproduce crash test between two vehicles over 10 years. However various researches report that Progressive MDB and Euro SID II do not reflect evolving vehicle design, impact performance and biofidelity of human. Therefore EuroNCAP has the plan to conduct AE-MDB side crash test using WorldSID which is more evolved from 2015 by replacing Progressive MDB and EuroSID II. Automobile manufacturers need to develop safety performance for new test closely. This paper is to find test set-up parameters which affect into dummy injury instead of restraint system and to research on its tendency. It is processed with mini and small car to know influence as changing vehicle size and also analyzed by DFSS(Design for six sigma) which is one of optimization tools. DFSS is vaildated by simulating CAE with L18 orthogonal array of 6 control factors adjustable as EuroNCAP requirement.

• 반도체디스플레이기술학회지
• /
• 제10권4호
• /
• pp.7-13
• /
• 2011

In this paper, the IC(Integrated Circuit) for multi-channel synchronous communication was designed by using FPGA and VHDL language. The existing chips for synchronous communication that has been used commercially are composed for one to two channels. Therefore, when communication system with three channels or more is made, the cost becomes high and it becomes complicated for communication system to be realized and also has very little buffer, load that is placed into Microprocessor increases heavily in case of high speed communication or transmission of high-capacity data. The designed IC was improved the function and performance of communication system and reduced costs by designing 8 synchronous communication channels with only one IC, and it has the size of transmitter/receiver buffer with 1024 bytes respectively and consequently high speed communication became possible. It was designed with a communication signal of a form various encoding. To detect errors of communications, the CRC-ITU-T logic and channel MUX logic was designed with hardware logics so that the malfunction can be prevented and errors can be detected more easily and input/output port regarding each communication channel can be used flexibly and consequently the reliability of system was improved. In order to show the performance of designed IC, the test was conducted successfully in Quartus simulation and experiment and the excellence was compared with the 85C3016VSC of ZILOG company that are used widely as chips for synchronous communication.

• The Journal of the Acoustical Society of Korea
• /
• 제14권2E호
• /
• pp.57-64
• /
• 1995

본 연구에서는 천해환경에서 저주파 음향신호의 신경회로망에 기초한 식별시스템 적용 가능성을 살펴 본다. 220 Hz 주파수에서 도플러 변이와 주파수 확산 효과를 추정한 결과 시간에 따라서 2 Hz 이하의 변화를 보인다. 이러한 주파수의 작은 변화는 신경회로망에 기초한 식별시스템이 단지 토널 주파수 정보만으로도 신호의 식별을 가능하게 한다. 신경회로망은 모두 4개의 층으로 이뤄져 있으며, 입력과 출력 처리요소는 각각 60개와 4개로 구성되어 있다. 주파수 200-250 Hz 대역에서 실측한 토널 신호를 신경회로망에 기초한 식별시스템에 입력시킨 결과 순간적인 프레임의 경우에 대해서는 67% 이상, 그리고 연속되는 5개의 프레임을 평균한 경우에 대해서는 91% 이상의 신호를 식별할 수 있다.

• 대한전자공학회논문지SD
• /
• 제38권7호
• /
• pp.493-502
• /
• 2001

기존의 논리 테스팅에 비하여 여러 가지 장점을 가지는 전류 테스팅을 위하여 새로운 내장형 전류 감지 회로를 설계하였다. 본 논문에서 제안된 내장형 전류 감지 회로는 시험 대상 회로에서 발생하는 전류와 인버터의 전류 발생 특성에 의해 복사되어진 전류를 비교함으로서 시험 대상 회로의 고장 존재 여부를 감지하여 Pass/Fail 신호로 발생시킨다. 설계된 회로는 차동 증폭 형태의 증폭기와 비교기로 이루어져 있으며, 시험 대상 회로의 전류를 복사해 내기 위한 인버터를 포함하고 있어서 총 10개의 트랜지스터와 3개의 인버터를 사용한다. 본 논문에서 제안된 내장형 전류 감지 회로는 고장 테스트를 위하여 별도의 클럭을 사용하지 않는다. 또한 모드 선택이 필요하지 않아 on-line 테스팅이 가능하며, Pass/Fail 신호를 칩의 외부로 전달하는 출력단자 하나를 제외하고는 별도의 제어단자가 필요하지 않은 장점을 가진다. HSPICE를 사용한 컴퓨터 모의 실험을 통하여 시험 대상 회로에 삽입된 고장을 정확하게 검출해 낼 수 있음을 확인하였다. 제안된 내장형 전류 감지 회로가 칩의 전체 면적에서 차지하는 면적소모는 8×8 병렬 승산기를 시험 대상 회로로 사용한 경우에 약 4.34 %로 매우 작아서 내장형 전류 감지회로에 의한 면적 소모에 대한 부담은 거의 없는 것으로 측정되었다.