• 제목/요약/키워드: nano-scale CMOSFETs

검색결과 13건 처리시간 0.019초

나노급 CMOSFET을 위한 SOI기판에 Doping된 B11을 이용한 Ni-Silicide의 열안정성 개선 (Thermal Stability Improvement of Ni-Silicide on the SOI Substrate Doped B11 for Nano-scale CMOSFET)

  • 정순연;오순영;김용진;이원재;장잉잉;종준;이세광;왕진석;이희덕
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
    • /
    • pp.24-25
    • /
    • 2006
  • In this study, Ni silicide on the SOI substrate doped B11 is proposed to improve thermal stability. The sheet resistance of Ni-silicide utilizing pure SOI substrate increased after the post-silicidation annealing at $600^{\circ}C$ for 30 min. However, using the proposed B11 implanted substrate, the sheet resistance showed stable characteristics after the post-silicidation annealing up to $700^{\circ}C$ for 30 min.

  • PDF

Shallow S/D Junction에 적용 가능한 NiSi를 형성하기 위한 Ni-Pd 합금의 특성 연구 (The Study of Ni-Pd Alloy Characteristics to Form a NiSi for Shallow S/D Junction)

  • 이원재;오순영;아그츠바야르투야;윤장근;김용진;장잉잉;종준;김도우;차한섭;허상범;왕진석;이희덕
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2005년도 추계종합학술대회
    • /
    • pp.603-606
    • /
    • 2005
  • In this paper, the formation and thermal stability of Ni-silicide using Ni-Pd alloys is studied for ultra shallow S/D junction of nano-scale CMOSFETs. There are no different effects when Ni-Pd is used in single structure and TiN capping structure. But, in case of Cobalt interlayer structure, it was found that Pure Ni had lower sheet resistance than Ni-Pd, because of a thick silicide. Also, Ni-Pd has merits that surface of silicide and interface between silicide and silicon have a good morphology characteristics. As a result, Ni-Pd is an optimal candidate for shallow S/D junction when cobalt is used for thermal stability.

  • PDF

Strained-Si PMOSFET에서 디지털 및 아날로그 성능의 캐리어 방향성에 대한 의존성 (Dependence of Analog and Digital Performance on Carrier Direction in Strained-Si PMOSFET)

  • 한인식;복정득;권혁민;박상욱;정의정;신홍식;양승동;이가원;이희덕
    • 대한전자공학회논문지SD
    • /
    • 제47권8호
    • /
    • pp.23-28
    • /
    • 2010
  • 본 논문에서는 각각 다른 캐리어 방향성을 가지는 strained-silicon PMOSFET에서 소자의 디지털 및 아날로그 성능을 비교 평가 하였다. 캐리어 방향이 <100>을 갖는 소자의 경우 이동도 향상에 의해서 <110> 방향의 소자 보다 우수한 드레인 구동 전류 및 출력저항 특성을 보이지만, NBTI 신뢰성과 소자의 matching 특성은 반대로 다소 열화 됨을 확인 하였다. 따라서 나노미터급 CMOSFET에서 캐리어 방향성을 이용한 이동도 향상 기술의 적용을 위해서는 DC 성능을 비롯한 신뢰성 및 아날로그 특성을 모두 고려하는 것이 반드시 필요하다고 할 수 있다.