• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.364.1-364.1
• /
• 2014

고효율 태양전지로 가기 위해서는 태양전지의 후면 패시베이션은 중요한 역할을 한다. 후면 패시베이션 막으로 사용되는 $Al_2O_3$ 막은 $Al_2O_3/Si$ 계면에서 높은 화학적 패시베이션과 Negative Fixed Charge를 가지고 있어 적합한 Barrier막으로 여겨진다. 하지만 이후에 전면 Metal paste의 소성 공정에 의해 $800^{\circ}C$이상 온도를 올려주게 됨에 따라 $Al_2O_3$ 막 내부에 결합되어 있던 수소들이 방출되어 blister가 생성되고 막 질은 떨어지게 된다. 우리는 blister가 생성되는 것을 방지하기 위한 방법으로 PECVD 장비로 SiNx를 증착하는 공정 중에 $N_2O$ 가스를 첨가하여 SiON 막을 증착하였다. SiON막은 $N_2O$가스량을 조절하여 막의 특성을 변화시키고 변화에 따라 소성시 막에 미치는 영향에 대하여 조사하였다. 공정을 위해 $156{\times}156mm2$, $200{\mu}m$, $0.5-3.0{\Omega}{\cdot}cm$ and p-type 단결정 실리콘 웨이퍼를 사용하였고, $Al_2O_3$ 막을 올리기 전에 RCA Cleaning 실행하였다. ALD 장비를 통해 $Al_2O_3$ 막을 10nm 증착하였고 RF-PECVD 장비로 SiNx막과 SiON막을 80nm 증착하였다. 소성로에서 $850^{\circ}C$ ($680^{\circ}C$) 5초동안 소성하고 QSSPC를 통해 유효 반송자 수명을 알아보았다.

• 정보저장시스템학회논문집
• /
• 제2권2호
• /
• pp.96-99
• /
• 2006

In this research, a wafer-level transfer method of cantilever away on a conventional CMOS circuit has been developed for high density probe-based data storage. The transferred cantilevers were silicon nitride ($Si_3N_4$) cantilevers integrated with poly silicon heaters and piezoelectric sensors, called thermo-piezoelectric $Si_3N_4$ cantilevers. In this process, we did not use a SOI wafer but a conventional p-type wafer for the fabrication of the thermo-piezoelectric $Si_3N_4$ cantilever arrays. Furthermore, we have developed a very simple transfer process, requiring only one step of cantilever transfer process for the integration of the CMOS wafer and cantilevers. Using this process, we have fabricated a single thermo-piezoelectric $Si_3N_4$ cantilever, and recorded 65nm data bits on a PMMA film and confirmed a charge signal at 5nm of cantilever deflection. And we have successfully applied this method to transfer 34 by 34 thermo-piezoelectric $Si_3N_4$ cantilever arrays on a CMOS wafer. We obtained reading signals from one of the cantilevers.

• 전자공학회논문지D
• /
• 제36D권7호
• /
• pp.26-33
• /
• 1999

4빔 브릿지형 압저항형 실리콘 가속도 센서에서 빔의 위치가 가속도 센서의 특성에 어떤 영향을 주는지 조사하기 위해서 빔의 위치가 서로 다른 3가지 형태의 가속도 센서를 FEM(finite element method)을 사용하여 해석하고, SDB(silicon direct bonding) 웨이퍼를 사용하여 RIE(reactive ion etching)와 KOH(potassium hydroxide) 애칭 공정으로 제조하였다. 세가지 형태의 가속도 센서에 대한 FEM 해석 경과, 첫 번째 공진 주파수와 Z축 감도는 세구조 모두 같게 나타났으나, 두 번째와 세 번째의 공진 주파수 및 X, Y축의 감도는 다른 것으로 나타났다. 제조된 가속도 센서의 특성을 살펴볼 때, 세 가지 형태의 센서는 비록 첫 번째 공진 주파수와 Z축 감도가 정확하게 일치하지는 않았지만, 첫 번째 공진 주파수는 1.3 ~ 1.7 KHz, Z축 감도는 5 V 인가시 180 ~ 220 lN/G, 타축감도는 1.7 ~ 2 %를 가지는 것으론 나타났다.

• 센서학회지
• /
• 제9권6호
• /
• pp.424-429
• /
• 2000

실리콘 고무 멤브레인(membrane)에 실리콘 빔(beam)들이 삽입된 형태의 저차압센서를 개발하였다. 제작된 저차압센서는 실리콘 고무(silicone rubber)를 멤브레인으로 사용함으로써 열악한 환경에서도 다양한 응용분야에 적용 가능하도록 하였다. 실리론 고무 멤브레인을 사용한 압저항형 저차압센서는 선택적으로 도핑(doping)된 (100) n/n+/n 웨이퍼 상에 다공질 마이크로머시넝(micro-machining) 기술을 이용하여 제작되었다. 제조된 센서의 감도(sensitivity)는 $0.66{\mu}V/mmHg$이고, 0.1% 이하의 비선형성(non-linearity)을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.328-329
• /
• 2012

$SF_6$ gas는 반도체 및 디스플레이 제조공정 중 Dry etch과정에서 널리 사용되는 gas로 자연적으로 존재하는 것이 아닌 사용 목적에 맞춰 인위적으로 제조된 gas이다. 디스플레이 산업에서 $SF_6$ gas가 사용되는 Dry etch 공정은 주로 ${\alpha}$-Si, $Si_3N_4$ 등 Si계열의 박막을 etch하는데 사용된다. 이러한 Si 계열의 박막을 식각하기 위해서는 fluorine, Chlorine 등이 사용된다. fluorine계열의 gas로는 $SF_6$ gas가 대표적이다. 하지만 $SF_6$ gas는 대표적인 온실가스로 지구 온난화의 주범으로 주목받고 있다. 세계적으로 온실가스의 규제에 대한 움직임이 활발하고, 대한민국은 2020년까지 온실가스 감축목표를 '배출전망치(BAU)대비 30% 감축으로' 발표하였다. 따라서 디스플레이 및 반도체 공정에는 GWP (Global warming Potential)에 적용 가능한 대체 가스의 연구가 필요한 상황이다. 온실가스인 $SF_6$를 대체하기 위한 방법으로 GWP가 낮은 $C_3F_6$가스를 이용하여 $Si_3N_4$를 Dry etching 방법인 RIE (Reactive Ion Etching)공정을 한 후 배출되는 가스를 측정하였다. 4인치 P-type 웨이퍼 위에 PECVD (Plasma Enhanced Chemical Vapor Deposition)장비를 이용하여 $Si_3N_4$를 200 nm 증착하였고, Photolithography공정을 통해 Patterning을 한 후 RIE공정을 수행하였다. RIE는 Power : 300 W, Flow rate : 30 sccm, Time : 15 min, Temperature : $15^{\circ}C$, Pressure : Open과 같은 조건으로 공정을 수행하였다. 그리고 SEM (Scanning Electron Microscope)장비를 이용하여 Etching된 단면을 관찰하여 단차를 확인하였다. 또한 Etching 전후 배출가스를 포집하여 GC-MS (Gas Chromatograph-Mass Spectrophotometry)를 측정 및 비교하였다. Etching 전의 경우에는 $N_2$, $O_2$ 등의 가스가 검출되었고, $C_3F_6$ 가스를 이용해 etching 한 후의 경우에는 $C_3F_6$ 계열의 가스가 검출되었다.

• 한국전기전자재료학회논문지
• /
• 제24권2호
• /
• pp.121-125
• /
• 2011

Ribbon silicon solar cells have been investigated because they can be produced with a lower material cost. However, it is very difficult to get good texturing with a conventional acid solution. To achieve high efficiency should be minimized for the reflectance properties. In this paper, acid vapor texturing and anti-reflection coating of $SiN_x$ was applied for EFG Ribbon Si Wafer. P-type ribbon silicon wafer had a thickness of 200 ${\mu}m$ and a resistivity of 3 $\Omega-cm$. Ribbon silicon wafers were exposed in an acid vapor. Acid vapor texturing was made by reaction between the silicon and the mixed solution of HF : $HNO_3$. After acid vapor texturing process, nanostructure of less than size of 1 ${\mu}m$ was formed and surface reflectance of 6.44% was achieved. Reflectance was decreased to 2.37% with anti-reflection coating of $SiN_x$.

• 반도체디스플레이기술학회지
• /
• 제5권2호
• /
• pp.47-49
• /
• 2006

Various methods of making thin film is being used in semiconductor manufacturing process. The most common method in this field includes CVD(Chemical Vapor Deposition) and PVD(Physical Vapor Deposition). Thin film is deposited on both the backside and the frontside of wafers. The thin film deposited on the backside has poor thickness profile, and can contaminate wafers in the following processes. If wafers with the thin film remaining on the backside are immersed in batch type process tank, the thin film fall apart from the backside and contaminate the nearest wafer. Thus, it is necessary to etch the backside of the wafer selectively without etching the frontside, and chemical injection nozzle positioned under the wafer can perform the backside etching. In this study, the backside chemical injection nozzle with optimized chemical injection profile is built for single wafer tool. The evaluation of this nozzle, performed on $Si_3N_4$ layer deposited on the backside of the wafer, shows the etching rate uniformity of less than 5% at the etching rate of more than $1000{\AA}$.

• 한국통신학회논문지
• /
• 제15권5호
• /
• pp.399-405
• /
• 1990

急速 熱處理 공정을 高融點 타이타늄 실리사이드 형성을 위한 反應率의 연구와 정확한 形成 調節에 이용하였다. 試料는 n형 실리콘과 다결정 웨이퍼이며, 타이타늄을 스퍼터로 증착시켰다. 工程은 질소와 아르곤 가스 분위기 下에 실리사이드 형성을 정확하게 조절하기 위해 急速 時間 溫度 분포의 行列로 수행하였다. 반응된 박막은 面抵抗 측정과 전자현미경 사진, 自動分 抛抵抗 측정, X-선 回折 등으로 分析하였다. 結果는 실리사이드의 抵抗度는 20$\mu$$\Omega$-cm이하 이고, 박막 두께는 타이타늄 燕着 의 두께보다 약 2배로 나타났다. 실리사이드 形成 분위기는 아르곤과 窒素가 同一한 溫度 時間 조건에서 形成되었다.

• 한국생산제조학회지
• /
• 제22권3_1spc호
• /
• pp.504-508
• /
• 2013

This paper describes in detail the life prediction models and simulations of thermal fatigue under different mold compounds and chip sizes for wafer-level embedded SiP. Three-dimensional finite element models are built to simulate the viscoplastic behaviors for various mold compounds and chip sizes. In particular, the bonding parts between a mold and silicon nitride (Si3N4) are carefully modeled, and the strain distributions are studied. Three different chip sizes are used, and the effects of the mold compounds are observed. Through the numerical studies, it is found that type-C, which has a relatively lower Young's modulus and higher CTE, has a better fatigue life than the other mold compounds. In addition, the $4{\times}4$ chip has a shorter life than the $6{\times}6$ and $8{\times}8$ chips.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.179-179
• /
• 2011

관통전극(TSV, Trough Silicon Via) 기술은 전자부품의 소형화, 고성능화, 생산성 향상을 이룰 수 있는 기술이다. Cu는 현재 배선 기술에 적용되고 있고 전기적 저항이 낮아서 TSV filling 재료로 사용된다. 하지만 확산 방지막에 의해 완벽히 감싸지지 않는다면, Cu+은 빠르게 절연막을 통과하여 Si 웨이퍼로 확산된다. 이런 현상은 절연막의 누설과 소자의 오동작 등의 신뢰성 문제를 일으킬 수 있다. 현재 TSV의 제조와 열 및 기계적 응력에 관한 연구는 활발히 진행되고 있으나 Biased-Thermal Stress(BTS) 조건하의 Cu 확산에 관한 연구는 활발하지 않는 것이 실정이다. 이를 위해 본 연구에서는 TSV용 Cu 확산 방지막 Ti에 대해 Cu+의 drift 억제 특성을 조사하였다. 실험을 위해 Cu/확산 방지막/Thermal oxide/n-type Si의 평판 구조를 제작하였고 확산 방지막의 두께에 따른 영향을 조사하기 위해 Ti의 두께를 10 nm에서 100 nm까지 변화하였으며 기존 Cu 배선 공정에서 사용되는 확산 방지막 Ta와 비교하였다. 그리고 Cu+의 drift 측정을 위해 Biased-Thermal Stress 조건(Thermal stress: $275^{\circ}C$, Bias stress: +2MV/cm)에서 Capacitance 및 Timedependent dielectric breakdown(TDDB)를 측정하였다. 그 결과 Time-To Failure(TTF)를 이용하여 Cu+의 drift를 측정할 수 있었으며, 확산 방지막의 두께가 증가할수록 TTF가 증가하였고 물질에 따라 TTF가 변화하였다. 따라서 평판 구조를 이용한 본 실험의 Cu+의 drift 측정 방법은 향후 TSV 구조에서도 적용 가능한 방법으로 생각된다.