• 제목/요약/키워드: multiple gate

검색결과 170건 처리시간 0.03초

양자기술용 가시광 및 근적외선 대역 고성능 파장 가변 레이저 기술 동향 (Trends in High-Performance Wavelength-Tunable Lasers for Quantum Technologies in Visible and Near-Infrared Bands)

  • 최병석;김성일;김현수;손정권;유종범;이동춘
    • 전자통신동향분석
    • /
    • 제39권5호
    • /
    • pp.61-73
    • /
    • 2024
  • Quantum information technology is driving innovative computing, communication, and sensing advancements. High-performance tunable lasers have become essential tools for precisely controlling and manipulating qubits. These lasers provide high stability and accuracy at specific wavelengths, enabling efficient control of various types of qubit systems, such as ions, neutral atoms, and defects. High-performance tunable lasers allow the initialization of qubit states, execution of quantum gate operations, and minimization of errors during the readout process. In addition, tunable lasers are critical in precisely regulating the interactions between multiple qubits to optimize quantum entanglement and correlation. This study explores the existing and state-of-the-art technologies related to the design and implementation of high-performance tunable lasers in the visible and near-infrared wavelength ranges that are crucial for key material systems used in quantum technology. Based on this investigation, we present new methodologies for maximizing the scalability of qubit control. These laser technologies are expected to contribute to the commercialization and performance enhancement of quantum information technology, a common foundational technology.

GATE 시뮬레이션을 이용한 I-131 영상의 산란 및 격벽통과 보정방법 연구 (Investigation of Scatter and Septal Penetration in I-131 Imaging Using GATE Simulation)

  • 정지영;김희중;유아람;조효민;이창래;박혜숙
    • 한국의학물리학회지:의학물리
    • /
    • 제20권2호
    • /
    • pp.72-79
    • /
    • 2009
  • I-131은 갑상선에 주로 집적되어 갑상선의 기능을 평가하는데 활용됨은 물론 높은 에너지의 베타선을 방출함으로써 암의 치료에도 널리 사용되고 있는 방사선 핵종이다. 그러나 I-131은 다양한 에너지의 감마선을 방출함으로써 핵의학 영상의 정량화가 어렵다. 특히 고에너지 영역의 감마선에 의한 격벽투과(septal penetration)와 산란선은 핵의학 진단영상에 악 영향을 미치게 된다. 본 연구에서는 격벽투과가 영상에 미치는 영향과 I-131의 산란보정 방법을 몬테카를로 시뮬레이션을 활용하여 알아보고자 하였다. 본 실험을 위하여 임상에서 사용되고 있는 범용성 고에너지 조준기를 장착한 핵의학 영상 기기인 FORTE 시스템(Philips, Netherlands)에 대해 모사하였다. 격벽투과가 영상에 미치는 영향을 알아보기 위하여 고에너지 조준기의 격벽을 두 가지 종류로 모사하여 보았다. 한 종류는 실제로 사용하고 있는 납으로 격벽을 모사하였으며, 다른 한 종류는 높은 에너지의 감마선이 투과할 수 없는 밀도와 원자번호가 아주 높은 임의의 물질로 구성하여 모사하였다. 각 각의 조준기를 통해 물팬텀안의 I-131 선 선원의 영상을 획득한 결과 납 격벽에서 획득한 선 선원의 반치폭 (Full Width at Half with Maximum, FWHM)과 십치폭(Full width at Tenth with Maximum, FWTM)은 각 각 41.2 mm, 206.5 mm였으며, 높은 에너지의 감마선이 투과할 수 없는 임의의 물질로 만든 격벽의 조준기에서는 반치폭과 십치폭이 각 각 27.3 mm, 47.6 mm로 측정되었다. 이는 고에너지의 감마선에 의한 격벽투과가 핵의학 영상의 선예도를 나쁘게 한다는 것을 알 수 있다. 또한 I-131을 이용한 핵의학 영상의 산란보정을 위하여 물 팬텀 속의 점 선원을 모사하고 영상을 획득하였다. 산란보정 방법으로는 삼중광봉우리창(Triple Energy Window method, TEW)을 이용하여 획득 영상 내의 산란선을 유추하는 방법을 사용하였다. 그러나 이러한 방법은 중심에너지 창의 범위에 따라 유추된 산란선의 양에 영향이 있으므로 더 정확한 산란선 유추를 위해 확장된 삼중광봉우리창(Extended Triple energy Window method, ETEW)을 적용, 기존의 방법과 비교하였다. 실험 결과 시뮬레이션의 데이터 분류를 통한 산란선으로만 획득된 점 선원 영상과 TEW와 ETEW 방법을 통해 유추된 산란선 영상결과, ETEW 방법으로 산란선을 유추한 방법이 기존의 TEW 방법보다 더 정확함을 알 수가 있었다. 본 연구는 시뮬레이션을 통한 I-131의 특성을 평가함으로써 I-131을 이용한 동위원소 치료 및 GATE 프로그램 연구의 기초자료로 활용될 수 있을 것으로 기대된다.

  • PDF

고 출력 응용을 위한 2개의 전송영점을 가지는 최소화된 SOI CMOS 가변 대역 통과 여파기 (SOI CMOS Miniaturized Tunable Bandpass Filter with Two Transmission zeros for High Power Application)

  • 임도경;임동구
    • 전자공학회논문지
    • /
    • 제50권1호
    • /
    • pp.174-179
    • /
    • 2013
  • 이 논문에서는 multiple split ring resonator(MSRRs)와 로딩된 스위치드 제어부를 이용하여 2개의 전송영점을 가지는 대역통과 여파기를 설계하였다. 높은 선택도와 칩 사이즈의 초소형화를 위해 비대칭의 급전 선로를 도입하여 통과 대역 주위에 위치한 전송 영점 쌍을 생성하였다. Cross coupling 또는 source-load coupling 방식을 이용한 기존의 여파기와 비교해보면 이 논문에서 제안된 여파기는 단지 2개의 공진기만으로 전송 영점을 생성하여 높은 선택도를 얻었다. 여파기의 선택도와 민감도(삽입 손실)를 최적화하기 위해 비대칭 급전 선로의 위치에 따른 전송 영점과 삽입손실의 관계를 분석하였다. 통과 대역 주파수의 가변과 30dBm 정도의 고 출력 신호를 처리하기 위해 MSRRs의 최 외각 링에 MIM 커패시터와 stacked-FET으로 구성된 SOI-CMOS 스위치드 제어부가 로딩되어 있다. 스위칭 트랜지스터의 전원을 켜고 끔으로써 통과 대역 주파수를 4GHz로부터 5GHz까지 이동시킬 수 있다. 제안된 칩 여파기는 0.18-${\mu}m$ SOI CMOS 기술을 이용함으로써 높은 Q를 가지는 수동 소자와 stacked-FET의 집적을 가능하게 만들었다. 설계된 여파기는 $4mm{\times}2mm$ ($0.177{\lambda}g{\times}0.088{\lambda}g$)의 초소형화 된 크기를 가진다. 여기서 ${\lambda}g$는 중심 주파수에서의 $50{\Omega}$ 마이크로스트립 선로의 관내 파장을 나타낸다. 측정된 삽입손실(S21)은 5.4GHz, 4.5GHz에서 각 각 5.1dB, 6.9dB를 나타내었다. 설계된 여파기는 중심 주파수로부터 500MHz의 오프셋에서 20dB이상의 대역외 저지 특성을 나타내었다.

다중 채널과 동시 라우팅 기능을 갖는 고성능 SoC 온 칩 버스 구조 (High Performance SoC On-chip-bus Architecture with Multiple Channels and Simultaneous Routing)

  • 이상헌;이찬호
    • 대한전자공학회논문지SD
    • /
    • 제44권4호
    • /
    • pp.24-31
    • /
    • 2007
  • 현재까지 다수의 버스 프로토콜과 구조가 발표되었지만, 대부분 공유 버스 구조를 가져 시스템 성능 저하의 원인이 되었다. 기존의 공유버스가 갖는 문제점들을 해결하기 위해 고성능의 버스 프로토콜인 SNP (SoC Network Protocol)와 버스 구조인 SNA (SoC Network Architecture)가 제안되었는데, 이를 수정/개선한 버스 구조를 제안하고자 한다. 개선된 SNA는 다중 마스터의 다중 버스 요청에 대해 다중 라우팅을 지원함으로써 성능을 향상시켰으며, 내부 라우팅 로직의 최적화로 면적을 감소시켰다. 또한 성능감소 없이 AMBA AHB 프로토콜과 완벽히 호환 가능한 XSNP(Extended SNP)를 인터페이스 프로토콜로 사용한다. 현재 라우팅 로직을 최적화하여 개선된 SNA의 하드웨어 복잡도가 크게 증가하지 않았고, 기존 SNP를 사용하는 IP는 호환성 문제나 성능 감소 없이 개선된 SNA를 통해 통신할 수 있다. 더불어, SNA는 AMBA AHB와 인터커넥트 버스 매트릭스를 대체할 수 있으며, 다중 채널을 동시에 보장하고 다양한 토플로지를 지원가능 하도록 설계되어 사용하는 IP 수에 따라 설계자에 의해 다양한 토플로지를 선택할 수 있다. 한편, SNA는 적은 수의 인터페이스 와이어를 가지기 때문에 오프 칩 버스로도 사용될 수 있다. 제안된 버스 구조는 시뮬레이션과 어플리케이션 동작을 통해 검증이 완료되었다.

디지털 임피던스 영상 시스템의 설계 및 구현 (Design and Implementation of Digital Electrical Impedance Tomography System)

  • 오동인;백상민;이재상;우응제
    • 대한의용생체공학회:의공학회지
    • /
    • 제25권4호
    • /
    • pp.269-275
    • /
    • 2004
  • 인체내부의 각 조직은 서로 다른 저항률(resistivity)분포를 가지며, 조직의 생리학적, 기능적 변화에 따라 임피던스가 변화한다. 본 논문에서는 주로 기능적 영상을 위한 임피던스 단층촬영 (EIT, electrical impedance tomography) 시스템의 설계와 구현 결과를 기술한다. EIT 시스템은 인체의 표면에 부착한 전극을 통해 전류를 주입하고 이로 인해 유기되는 전압을 측정하여, 내부 임피던스의 단층영상을 복원하는 기술이다. EIT 시스템의 개발에 있어서는 영상복원의 난해함과 아울러 측정시스템의 낮은 정확도가 기술적인 문제가 되고 있다. 본 논문은 기존 EIT 시스템의 문제점을 파악하고 디지털 기술을 이용하여 보다 정확도가 높고 안정된 시스템을 설계 및 제작하였다. 크기와 주파수 및 파형의 변화 가능한 50KHz의 정현파 전류를 인체에 주입하기 위해 필요한 정밀 정전류원을 설계하여 제작한 결과, 출력 파형의 고조파 왜곡(THD, total harmonic distortion)이 0.0029%이고 진폭 안정도가 0.022%인 전류를 출력 할 수 있었다. 또한, 여러개의 정전류원을 사용함으로써 채 널간 오차를 유발하던 기존의 시스템을 변경하여, 하나의 전류원에서 만들어진 전류를 각 채널로 스위칭하여 공급함으로써 이로 인한 오차를 줄였다. 주입전류에 의해 유기된 전압의 정밀한 측정을 위해 높은 정밀도를 갖는 전압측정기가 필요하므로 차동증폭기, 고속 ADC및 FPGA(field programmable gate array)를 사용한 디지털 위상감응복조기 (phase-sensitive demodulator )를 제작하였다. 이때 병렬 처리를 가능하게 하여 모든 전극 채널에서 동시에 측정을 수행 할 수 있도록 하였으며, 제작된 전압측정기의 SNR(signal-to-noise ratio)은 90dB 이다. 이러한 EIT 시스템을 사용하여 배경의 전해질 용액에 비해 두 배의 저항률을 가지는 물체(바나나)에 대한 기초적인 영상복원 실험을 수행하였다. 본 시스템은 16채널로 제작되었으나 전체를 모듈형으로 설계하여 쉽게 채널의 수를 늘릴 수 있는 장점을 가지고 있어서 향후 64채널 이상의 디지털 EIT시스템을 제작할 계획이며, 인체 내부의 임피던스 분포를 3차원적 으로 영상화하는 연구를 수행 할 예정이다.

의료영상 분석에서 인공지능 이용 동향 (Trends in the Use of Artificial Intelligence in Medical Image Analysis)

  • 이길재;이태수
    • 한국방사선학회논문지
    • /
    • 제16권4호
    • /
    • pp.453-462
    • /
    • 2022
  • 본 논문에서는 의료 영상 분석 분야에서 이용되고 있는 AI(Artificial Intelligence)기술을 문헌 검토를 통해 분석하였다. 문헌 검색은 중심어(keyword)를 사용하여 PubMed, ResearchGate, Google 및 Cochrane Review의 문헌 검색을 수행했다. 문헌 검색을 통해 114개의 초록을 검색하였고 그 중 16개의 중복된 것을 제외하고 98개의 초록을 검토했다. 검토된 문헌에서 AI가 응용되고 있는 분야는 분류(Classification), 국소화(Localization), 질병의 탐지(Detection), 질병의 분할(Segmentation), 합성 영상의 적합도(Fit degree) 등으로 나타났다. 기계학습(ML: Machine Learning)을 위한 모델은 특징 추출을 한 후 신경망의 네트워크에 특징 값을 입력하는 방식은 지양되는 것으로 나타났다. 그 대신에 신경망의 은닉층을 여러 개로 하는 심층학습(DL: Deep Learning) 방식으로 변화되고 있는 것으로 나타났다. 그 이유는 컴퓨터의 메모리 량의 증가와 계산속도의 향상, 빅 데이터의 구축 등으로 특징 추출을 DL 과정에서 처리하는 것으로 사료된다. AI를 이용한 의료영상의 분석을 의료에 적용하기 위해서는 의사의 역할이 중요하다. 의사는 AI 알고리즘의 예측을 해석하고 분석할 수 있어야 한다. 이러한 이해를 위해서는 현재 의사를 위한 추가 의학 교육 및 전문성 개발과 의대에 재학 중인 학습자를 위한 개정된 커리큘럼이 필요해 보인다.

하드웨어 소프트웨어 통합 설계에 의한 H.263 동영상 코덱 구현 (An Efficient Hardware-Software Co-Implementation of an H.263 Video Codec)

  • 장성규;김성득;이재헌;정의철;최건영;김종대;나종범
    • 한국통신학회논문지
    • /
    • 제25권4B호
    • /
    • pp.771-782
    • /
    • 2000
  • 이 논문에서는 하드웨어와 소프트웨어의 통합 설계에 의한 H.263 동영상 코덱을 구현한다. 동영상의 부호화와 복호화를 실시간으로 수행하기 위해 동작 속도 및 응용성을 동시에 고려하여 H.263 코덱의 각 부분 중 어느 부분이 하드웨어 또는 소프트웨어로 구현된는 것이 바람직한지 결정하였다. 하드웨어로 구현하는 부분은 움직임 추정부 및 보상부와 메모리 제어부이고, 나머지 부분은 RISC (reduced instruction set computer) 프로세서를 사용하여 소프트웨어로 처리한다. 이 논문에서는 하드웨어 및 소프트웨어 모듈의 효과적인 구현 방법을 소개한다. 특히 하드웨어로 구현되는 움직임 추정부를 위해서 주변 움직임 변위의 상관성 및 계층적 탐색을 이용한 다수의 움직임 후보를 가지고 알고리즘을 사용하였으며, 이 알고리즘에 기반한 소면적 구조를 제안한다. 소프트웨어로 처리되는 DCT (discrete cosine transform) 부분의 최적화를 위해서 움직임 추정부에서 얻어진 SAD (sum of absolute difference) 값에 근거하여 DCT 이후 양자화된 계수들의 통계적 특성을 분류하는 기법을 사용한다. 제안된 방법을 실제 RISC 프로세서와 gate array를 이용하여 구\ulcorner하고, 그 성능이 우수함을 확인하였다.

  • PDF

Ethernet PON에서 서비스 클래스별 우선 순위를 고려한 상향 채널 대역 할당 기법 (A Design of Bandwidth Allocation Scheme with Priority Consideration for Upstream Channel of Ethernet PON)

  • 이호숙;유태환;문지현;이형호
    • 한국통신학회논문지
    • /
    • 제28권11A호
    • /
    • pp.859-866
    • /
    • 2003
  • 본 논문에서는 Ethernet PON에서 서비스 우선 순위를 고려한 상향 채널 대역 할당 기법을 설계하였다. 제안된 대역 할당 기법의 목적은 광 라인 장치인 OLT(Optical Line Termination) 또는 광 단말 장치인 ONU(Optical Network Unit)에서 전송 제어시 서비스의 우선 순위를 고려하도록 하여 차별화 된 전송 품질을 제공하는데 있다. 이를 위하여 OLT 측에 이중 스케줄링 기법을 적용하여 전송 지연에 민감한 서비스에 대해서는 고정 대역 할당기법을, 전송 지연에 덜 민감한 best-effort 서비스에 대해서는 동적 대역 할당 기법을 동시에 제공할 수 있도록 하고, 동적 대역 할당에 의해 허락된 전송 지속 시간 동안 ONU에서 트래픽 특성별로 계층화된 우선 순위를 적용하여 전송을 제어하도록 하였다. 따라서 제안된 전송 제어 알고리즘에 의해 T$_1$, E$_1$등의 고정 대역 서비스와 전용선 서비스, best-effort 서비스 내에서 실시간과 비 실시간 서비스 등을 서비스 특성에 따라 차별화 된 전송 품질로 제공할 수 있다. 본 논문에서는 OPNET을 이용한 모델링과 시뮬레이션 결과를 통해 기존 대역 할당 기법과 제안된 대역 할당 기법의 성능을 비교하였다.

통신용 DSP를 위한 비트 조작 연산 가속기의 설계 (Design of Bit Manipulation Accelerator fo Communication DSP)

  • 정석현;선우명훈
    • 대한전자공학회논문지TC
    • /
    • 제42권8호
    • /
    • pp.11-16
    • /
    • 2005
  • 본 논문은 스크램블링(Scrambling), 길쌈부호화(Convolutional Encoding), 펑처링(Puncturing), 인터리빙(Interleaving) 등과 같은 연산에 공통적으로 필요한 비트 조작(Bit Manipulation)을 효율적으로 지원하기 위한 비트 조작 연산 가속기를 제안한다. 기존의 DSP는 곱셈 및 가산 연산을 기본으로 연산기가 구성되어 있으며 워드 단위로 동작을 함으로 비트 조작 연산의 경우 비효율적인 연산을 수행할 수밖에 없다. 그러나 제안한 가속기는 비트 조작 연산을 다수의 데이터에 대해 병렬 쉬프트와 XOR 연산, 비트 추출 및 삽입 연산을 효율적으로 수행할 수 있다. 제안한 가속기는 VHDL로 구현 하여 삼성 $0.18\mu m$ 표준 셀 라이브러리를 이용하여 합성하였으며 가속기의 게이트 수는 1,700개에 불과하다. 제안한 가속기를 통해 스크램블링, 길쌈부호화, 인터리빙을 수행시 기존의 DSP에 비해 $40\~80\%$의 연산 사이클의 절감이 가능하였다.

뉴런 모스 기반의 4치 논리게이트를 이용한 동기식 4치 카운터 설계 (Design of Synchronous Quaternary Counter using Quaternary Logic Gate Based on Neuron-MOS)

  • 최영희;윤병희;김흥수
    • 대한전자공학회논문지SD
    • /
    • 제42권3호
    • /
    • pp.43-50
    • /
    • 2005
  • 본 논문에서는 다운 디지털 회로(DLC)를 이용하여 4치 논리 게이트를 설계하였고, 이들 게이트를 이용하여 동기식 4치 up/down 카운터를 제안하였다. 제안된 카운터는 T-type 4치 플립플롭과 $2\times1$ 임계-t 멀티플렉서로 이루어져 있고, T-type 4치 플립플롭은 D-type 4치 플립플롭과 4치 논리 게이트들(모듈러-4 가산 게이트, 4치 인버터, 항등 셀, $4\times1$ 멀티플렉서)로 구성되어 있다. 이 카운터의 모의실험 결과는 10[ns]의 지연시간과 8.48[mW]의 전력소모를 보여준다. 또한 다치논리 회로로 설계된 카운터는 상호결선과 칩 면적의 감소뿐만 아니라 디지트 확장의 용이함의 이점을 가진다.