• 제목/요약/키워드: low-density parity check code

검색결과 124건 처리시간 0.029초

반복부호의 멀티레벨 변조방식 적용을 위한 비트분리 알고리즘 (Bit Split Algorithm for Applying the Multilevel Modulation of Iterative codes)

  • 박태두;김민혁;김남수;정지원
    • 한국정보통신학회논문지
    • /
    • 제12권9호
    • /
    • pp.1654-1665
    • /
    • 2008
  • 본 논문에서는 대표적인 반복 부호 알고리즘인 터보 부호, LDPC부호 TPC 등 세 가지 알고리즘에 대해 8PSK 이상의 다치 변조 방식 적용을 위해 수신단에서 비트 분리 방법을 제시한다. 수신된 I, Q 심볼만을 이용하여 세 비트 이상의 비트를 분리하기 위한 LLR 방식에 기초를 하여 LLR 방식의 단점인 복잡도를 개선하기 위해 Euclidean, MAX, sector, center focusing 방식에 대해 검토하였으며, 세 가지 반복 부호에 대해 최적의 비트 분리 방법을 제시하였다. 또한 DVB-S2에 적용되는 double ring 구조의 16-APSK, 지상파 DMB에 적용되는 격자구조의 16-QAM 방식에 대해 최적의 비트 분리 방법을 제시하였다.

Iterative Reliability-Based Modified Majority-Logic Decoding for Structured Binary LDPC Codes

  • Chen, Haiqiang;Luo, Lingshan;Sun, Youming;Li, Xiangcheng;Wan, Haibin;Luo, Liping;Qin, Tuanfa
    • Journal of Communications and Networks
    • /
    • 제17권4호
    • /
    • pp.339-345
    • /
    • 2015
  • In this paper, we present an iterative reliability-based modified majority-logic decoding algorithm for two classes of structured low-density parity-check codes. Different from the conventional modified one-step majority-logic decoding algorithms, we design a turbo-like iterative strategy to recover the performance degradation caused by the simply flipping operation. The main computational loads of the presented algorithm include only binary logic and integer operations, resulting in low decoding complexity. Furthermore, by introducing the iterative set, a very small proportion (less than 6%) of variable nodes are involved in the reliability updating process, which can further reduce the computational complexity. Simulation results show that, combined with the factor correction technique and a well-designed non-uniform quantization scheme, the presented algorithm can achieve a significant performance improvement and a fast decoding speed, even with very small quantization levels (3-4 bits resolution). The presented algorithm provides a candidate for trade-offs between performance and complexity.

런-길이 제한 부호를 패리티로 사용한 연판정 LDPC 부호의 수직자기기록 채널 성능 (Performance of Run-length Limited Coded Parity of Soft LDPC Code for Perpendicular Magnetic Recording Channel)

  • 김진영;이재진
    • 한국통신학회논문지
    • /
    • 제38A권9호
    • /
    • pp.744-749
    • /
    • 2013
  • 본 논문에서는 수직자기기록 저장장치에서 사용되는 LDPC 부호의 패리티 부분을 (1, 7) 런-길이 제한 부호로 사용할 때, 연판정 값을 입력으로 한 경우의 성능을 조사한다. 사용자 데이터는 최대 천이 런(maximum transition run) 부호로 인코딩된다. 부호율의 손해를 최소화 하기 위하여 LDPC 부호의 패리티에만 (1, 7) 런-길이 제한 부호를 적용한다. 본 논문에서는 성능 향상을 위하여 사용자 데이터 부분에 대하여만 연판정 출력 비터비 알고리즘(soft output Viterbi algorithm, SOVA)을 사용한다. SOVA를 사용한 경우의 성능은 26dB 보다 작은 신호대잡음비에서 좋게 나타난 것에 반하여 26dB 보다 높은 신호대잡음비에서는 나쁘게 나타났다. 이것은 높은 지터 잡음과 LDPC 디코더에 두 가지 다른 형태의 입력에 기인한다.

SPCPC에서 LDPC부호를 이용한 오류 정정 (Error correction using LDPC Code in SPCPC)

  • 김성만;오태석;김범곤;송희근;김용철
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2006년도 학술대회
    • /
    • pp.229-232
    • /
    • 2006
  • 본 논문은 AWGN 채널상의 Single Parity Check(SPC) 다차원 product부호에서 LDPC(Low Density Parity Check)부호를 이용한 오류 정정의 성능을 제시한다. 기존 방법인 터보 부호 방식을 이용한 오류 정정과 비교하여 LDPC부호가 갖는 장점을 기술하고 실험을 통해 LDPC 부호를 이용한 오류 정정 성능도 터보부호와 대등함을 보인다.

  • PDF

순환 치환 행렬을 이용한 ALT LDPC 부호의 설계 (A Design of ALT LDPC Codes Using Circulant Permutation Matrices)

  • 이광재
    • 한국전자통신학회논문지
    • /
    • 제7권1호
    • /
    • pp.117-124
    • /
    • 2012
  • 본 논문에서는 cycle-4를 쉽게 피하고 가변 부호율과 길이로 접근할 수 있게 하는 순환 치환 행렬(CPM; circulant permutation matrix)을 토대로 한 간단한 패리티 검사 행렬의 구성 방법을 제안한다. 결과적으로 부행렬 연산은 여러 CPM들의 곱셈으로 처리될 수 있으며 LDPC 부호화 계산은 매우 간단하게 수행된다. 또한 LDPC 부호의 고속 부호화 문제를 고려한다. 제안한 설계는 정규, 비정규 LDPC 부호 둘 다를 위한 간단한 행렬 연산에 근거한 고속 부호화를 가능하게 한다.

Pipeline-Aware QC-IRA-LDPC 부호 및 효율적인 복호기 구조 (Pipeline-Aware QC-IRA-LDPC Code and Efficient Decoder Architecture)

  • 사부흐;이한호
    • 전자공학회논문지
    • /
    • 제51권10호
    • /
    • pp.72-79
    • /
    • 2014
  • 본 논문은 PIPELINE-AWARE QC-IRA-LDPC (PA-QC-IRA-LDPC) 코드 생성 방법과 Rate-1/2 (2016,1008) PA-QC-IRA-LDPC 코드에 대한 효율적인 고속 복호기 구조를 제안한다. 제안한 방법은 비트 오류율 (BER) 성능 저하 없이 파이프라인 기법을 사용하여 임계경로를 나눌 수 있다. 또한 제안한 복호기 구조는 데이터 처리량, 하드웨어 효율 및 에너지 효율을 크게 향상시킬 수 있다. 제안한 복호기 구조는 90-nm CMOS 기술을 사용하여 합성 및 레이아웃이 수행되었으며, 이전에 보고된 복호기 구조들에 비해서 하드웨어 효율성이 53%이상 향상되었고, 훨씬 좋은 에너지 효율성을 보여준다.

The Effect of Block Interleaving in an LDPC-Turbo Concatenated Code

  • Lee, Sang-Hoon;Joo, Eon-Kyeong
    • ETRI Journal
    • /
    • 제28권5호
    • /
    • pp.672-675
    • /
    • 2006
  • The effect of block interleaving in a low density parity check (LDPC)-turbo concatenated code is investigated in this letter. Soft decoding can be used in an LDPC code unlike the conventional Reed-Solomon (RS) code. Thus, an LDPC-turbo concatenated code can show better performance than the conventional RS-turbo concatenated code. Furthermore, the performance of an LDPC-turbo code can be improved by using a block interleaver between the LDPC and turbo code. The average number of iterations in LDPC decoding can also be reduced by a block interleaver.

  • PDF

LDPC와 BIBD를 이용한 공모된 멀티미디어 핑거프린트의 검출 (Detection of Colluded Multimedia Fingerprint using LDPC and BIBD)

  • 이강현
    • 전자공학회논문지CI
    • /
    • 제43권5호
    • /
    • pp.68-75
    • /
    • 2006
  • 멀티미디어 핑거프린팅은 각각의 유저에게 배포되어지는 디지털 콘텐츠마다 고유한 정보를 가지게 만듦으로써 불법적으로 콘텐츠를 배포하는 사용자로부터 멀티미디어 콘텐츠를 보호한다. 또한, 핑거프린팅 기법은 대칭적이나 비대칭적인 기법과 달리 사용자만이 핑거프리트가 삽입된 데이터를 알 수 있고 데이터가 재배포되기 전에는 사용자의 익명성이 보장되는 기법이다. 본 논문에서는 공모자 검출과 에러 신호의 정정을 위하여 LDPC(Low Density Parity Check) 알고리즘을 이용한 멀티미디어 핑거프린트의 검출 알고리즘을 제안한다. 제안된 알고리즘은 LDPC 블록, 홉필드 망, 그리고 불법공모방지코드 생성 알고리즘으로 구성되어 있다. BIBD(Balanced Incomplete Block Design) 기반의 불법공모방지코드는 평균화 선형 공모공격(평균, AND, OR)에 대해 100% 공모코드 검출이 이루어졌으며, LDPC 블럭은 AWGN 0dB까지 에러비트를 정정할 수 있음을 확인하였다.

A Weighted Block-by-Block Decoding Algorithm for CPM-QC-LDPC Code Using Neural Network

  • Xu, Zuohong;Zhu, Jiang;Zhang, Zixuan;Cheng, Qian
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제12권8호
    • /
    • pp.3749-3768
    • /
    • 2018
  • As one of the most potential types of low-density parity-check (LDPC) codes, CPM-QC-LDPC code has considerable advantages but there still exist some limitations in practical application, for example, the existing decoding algorithm has a low convergence rate and a high decoding complexity. According to the structural property of this code, we propose a new method based on a CPM-RID decoding algorithm that decodes block-by-block with weights, which are obtained by neural network training. From the simulation results, we can conclude that our proposed method not only improves the bit error rate and frame error rate performance but also increases the convergence rate, when compared with the original CPM-RID decoding algorithm and scaled MSA algorithm.

Benes 네트워크 제어 신호 최적화를 이용한 WiMAX QC-LDPC 복호기용 저면적/고속 Multi-Size Circular Shifter (Low-Complexity and High-Speed Multi-Size Circular Shifter With Benes Network Control Signal Optimization for WiMAX QC-LDPC Decoder)

  • 강형주
    • 한국정보통신학회논문지
    • /
    • 제19권10호
    • /
    • pp.2367-2372
    • /
    • 2015
  • 탁월한 에러 정정 능력으로 인해 최근 통신 표준에서 많이 채택되고 있는 low-density parity-check(LDPC) 코드중, quasi-cyclic LDPC(QC-LDPC) 코드는 복호기 복잡도가 비교적 낮아서 많이 사용되고 있다. QC-LDPC 코드의 복호기 설계에 있어서 중요한 블록 중 하나가 여러 가지 크기의 rotation을 수행할 수 있는 multi-size circular shifter(MSCS)이다. MSCS의 여러 구현 방법 중 많이 사용되는 Benes 네트워크는 일반적인 MSCS 동작에는 효율적이나 rotation 크기 등의 특징을 이용할 수 없는 단점이 있다. 이 논문에서는 Benes 네트워크의 제어 신호 생성을 수정하여서 rotation 크기 특징을 이용할 수 있는 방법을 제시한다. 제안된 제어 신호 생성법을 IEEE 802.16e WiMAX 표준의 QC-LDPC 코드 복호기에 적용하여, MUX의 개수를 줄이고 지연 시간을 단축하였다.