• 한국통신학회논문지
• /
• 제18권6호
• /
• pp.854-862
• /
• 1993

CMOS아날로그 및 아날로그 디지탈시스템은 여러 개의 기본회로로 구성되어지며 그중에서도 증폭회로 부분은 시스템의 성능을 결정할 수도 있는 중요한 블럭중에 하나이다. 증폭회로는 시스템에서 사용되어지는 용도에 따라서 여러가지 구조(고이득, 저전력, 고속회로등)를 가지며 이러한 증폭회로를 설계하기 위하여 증폭기내의 입력증폭단의 설계 방법도 다양하다. 본 논문에서는 CMOS 상보형 차동이득 구조를 갖는 새로운 형태의 입력 차동증폭 회로를 제안하였다. 제안된 회로는 CMOS 상보형 회로에 의하여 고이득 특성을 가지며, 바이어스 전류를 내부적으로 공급하여 전체 시스템 구성시, 바이어스회로를 구성하기 위한 트랜지스터의 수를 줄일 수 있다. 이 회로를 표준 $1.5{\mu}m$ 공정파라메타를 이용한 SPICE 시뮬레이션을 통하여 광범위하게 이용되고 있는 CMOS 차동증폭 회로와 비교해 본 결과, 오프셋, 위상마진등의 특성이 그대로 유지된 상태에서 이득이 배가 되었다. 또한 제안된 회로를 이용하여 높은 출력스윙(-4.5V-+4.5V)과 함께 7nsec(CL-1pF) 이하의 세틀링시간을 갖을 수 있는 CMOS비교기를 설계하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권3호
• /
• pp.182-189
• /
• 2011

In this work, a tunneling field-effect transistor (TFET) based on heterojunctions of compound and Group IV semiconductors is introduced and simulated. TFETs based on either silicon or compound semiconductors have been intensively researched due to their merits of robustness against short channel effects (SCEs) and excellent subthreshold swing (SS) characteristics. However, silicon TFETs have the drawback of low on-current and compound ones are difficult to integrate with silicon CMOS circuits. In order to combine the high tunneling efficiency of narrow bandgap material TFETs and the high mobility of III-V TFETs, a Type-I heterojunction tunneling field-effect transistor (I-HTFET) adopting $Ge-Al_xGa_{1-x}As-Ge$ system has been optimized by simulation in terms of aluminum (Al) composition. To maximize device performance, we considered a nanowire structure, and it was shown that high performance (HP) logic technology can be achieved by the proposed device. The optimum Al composition turned out to be around 20% (x=0.2).

• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.60-68
• /
• 2007

발진기를 구성하는 교차결합된 P형 및 N형 트랜지스터의 공통 소스 단자로부터 기본 발진주파수의 이차 고조파 신호를 차동으로 출력하는 전압조정발진기를 제안하였다. 공통소스단자의 임피던스를 최적화하고 발진기를 전압제한영역에서 동작시키면 차동 이차 고조파 신호가 모든 공정/온도/공급전압의 코너에서 진폭차와 위상차가 $0{\sim}1.6dB$ 이고 $+2.2^{\circ}{\sim}-5.6^{\circ}$ 범위 안에서 유지됨을 확인할 수 있었다. 또한 진폭/위상 오차를 보정할 수 있는 임피던스 튜닝 회로도 사용하였다. 제안된 구조를 검증하기 위해 5 GHz 차동 이차고조파를 발생하는 전압조정발진기를 $0.18-{\mu}m$ CMOS 공정을 통해 설계 제작하였다. 이차고조파의 차동출력의 차이인 에러 신호는 임피던스 튜닝 회로를 통하여 -70 dBm이라는 낮은 수준으로 측정되었다. 따라서 CMOS LC 전압조정발진기가 진폭차가 0.34 dB 이고 위상차가 $1^{\circ}$ 인 만족할만한 차동의 이차고조파 신호를 출력하고 있음을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권2호
• /
• pp.230-238
• /
• 2017

We have proposed an InGaAs-based gate-all-around (GAA) tunneling field-effect transistor (TFET) with a stacked dual-metal gate (DMG). The electrical performances of the proposed TFET are evaluated through technology computer-aided design (TCAD) simulations. The simulation results show that the proposed TFET demonstrates improved DC performances including high on-state current ($I_{on}$) and steep subthreshold swing (S), in comparison with a single-metal gate (SMG) TFET with higher gate metal workfunction, as it has a thinner source-channel tunneling barrier width by low workfunction of source-side channel gate. The effects of the gate workfunction on $I_{on}$, the off-state current ($I_{off}$), and S in the DMG-TFETs are examined. The DMG-TFETs with PNPN structure demonstrate outstanding DC performances and RF characteristics with a higher n-type doping concentration in the $In_{0.8}Ga_{0.2}As$ source-side channel region.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권5호
• /
• pp.666-672
• /
• 2014

We have investigated the gate insulator effects on the electrical performance of p-type tin monoxide (SnO) thin-film transistors (TFTs). Various SnO TFTs are fabricated with different gate insulators of a thermal $SiO_2$, a plasma-enhanced chemical vapor deposition (PECVD) $SiO_x$, a $150^{\circ}C$-deposited PEVCD $SiO_x$, and a $300^{\circ}C$-deposited PECVD $SiO_x$. Among the devices, the one with the $150^{\circ}C$-deposited PEVCD $SiO_x$ exhibits the best electrical performance including a high field-effect mobility ($=4.86cm^2/Vs$), a small subthreshold swing (=0.7 V/decade), and a turn-on voltage around 0 (V). Based on the X-ray diffraction data and the localized-trap-states model, the reduced carrier concentration and the increased carrier mobility due to the small grain size of the SnO thin-film are considered as possible mechanisms, resulting in its high electrical performance.

• 한국운동역학회지
• /
• 제17권2호
• /
• pp.1-9
• /
• 2007

Walking is not only an essential component of the human mobility, but also is a good exercise. Inability to walk freely can reduce an individual's quality of life and independence substantially. Being a relatively low impact activity, walking is particularly good for the elderly and research has shown that regular walking in the elderly reduces the chance of fall-related injuries and mental diseases as well. In spite of the documented benefits of regular walking, it is still difficult to walk without the aid of assistive devices for the frail elderly who have lower extremity problems. Assistive walking devices(AWD), such as crutches, canes, hiking-poles, T-Poles and walkers, are often prescribed to the elderly to make their walking be safe and efficient. Many researchers have demonstrated the effects of AWDs such as reducing lower extremity loading, improved dynamic/gait stability, yet, no study has been done for gait pattern when the elderly gait with AWDs. Therefore, the purpose of this study was to examine whether T-Poles, one of the AWDs, change the elderly gait pattern. Eight community-dwelling female elderly participated in this study. Laboratory kinematics during walking with T-Poles(PW) and with out T-Poles(NPW) was assessed. PW showed significant increase in step width, stride length, gait velocity and decrease in swing time. No significances were found in lower body joint angles but meaningful trend and pattern were found. Maybe the reason was due to the participants. Our participants were healthy enough so that the effect of T-Poles was minimum. PW also showed typical gait phases which are no single support phase during a gait cycle. It indicates that walking with T-Poles may guarantee safe and confident walking to the frail elderly.

• 한국운동역학회지
• /
• 제13권3호
• /
• pp.163-180
• /
• 2003

This paper aims at collecting the guantitative data of kenematic variables by analysing the gait patterns of the normal adult men and the handicapped. The gait motions were taped with 4 video cameras, the cinematographic analyses were performed by the DLT technique of three dimensional image treatment. The following results were obtained in the analysis of the variables: 1. The ratio of stance time and swing time did not show any significant difference in the groups of the normal men and the handicapped when both foot of the former and the right feet of the latter were compared. The stride peeriod time of these two groups were 1.12 and 1.11 second, respectively. 2. In the handicapped group, the step width was wider, the step length and stride length were shorter, and especially, the step length of the right foot was shorter, 3. The small vertical displacement of left toes of the handicapped group showed that the heal contact and the left midstance are almost simultaneous. 4. The two groups have almost the same horizontal displacement of the center of gravity and the same vertical rate of extension. In view of the velocity of the center of gravity the normal adults showed the constant speed of movement. However, the handicapped adults were reduced from the right midstance to the right toe-off. 5. The handicapped showed prominently low angle on the left toe-off in the ankle joint angle, they also had the tendency to walk in the patterns of extended knee in the knee joint angle. Both the handicapped and the normal had the hyperextension on the toe-off in the hip joint angle. In the back and front angle of body, both showed the slightly back-sided walking positions. 6. Both groups had the abduction of both feet in foot placement angle, but the handicapped did not show serious abduction of left midstance.

• 한국통신학회논문지
• /
• 제23권5호
• /
• pp.1310-1318
• /
• 1998

저주파의 아날로그 신호를 디지털 신호로 변환하기 위해 sigma-delta 아날로그-디지털 변환기의 이용이 용이하다. 이 변환기는 변조기와 디지털 필터로 구성되는데 여기에서는 변조기에 대해 언급한다. 14비트 분해능을 갖는 2차 sigma-delta 변조기를 설계하기 위한 변조기의 구성요소 즉 연산 증폭기, 적분기, 내부 ADC 및 DAC의 최대 허용 에러 범위를 규정하였다. 이를 위하여 먼저 이상적인 변조기를 모델링하고 다음으로 변조기의 성능을 저하시키는 여러 가지 에러 요인 즉 연산증폭기의 최대 출력 제한, DC 이득, slew rate, 축전기의 불일치에 의한 적분기 이득 에러와 내부 ADC 및 DAC의 에러 등을 이상적인 모델에 적용하여 성능을 검증하였다. 이러한 에러 허용 범위에 대한 조사를 바탕으로 sigma-delta 변조기 설계 시 요구되는 구성 요소의 사양을 결정 할 수 있으며, 제조과정에서 나타나는 에러 성분에 대한 한계를 규정하여 최종 제작될 변조기의 성능을 확신 할 수 있다.

• 한국정보통신학회논문지
• /
• 제20권1호
• /
• pp.110-116
• /
• 2016

본 논문에서는 디지털 임피던스 보정 회로와 이퀄라이저 회로를 가진 1.2V 5Gb/s SLVS 차동 송신단을 제안한다. 제안하는 송신단은 4-위상 출력 클록을 갖는 위상 고정 루프, 4-to-1 직렬변환기, 레귤레이터, 출력 드라이버, 그리고 신호보존성을 향상하기 위한 이퀄라이저 회로를 포함한다. 또한, built-in self-test를 위해 pseudo random bit sequence 발생기를 함께 구현한다. 제안하는 SLVS 송신단은 80mV에서 500mV의 차동 출력 전압범위를 지원한다. SLVS 송신단은 1.2V의 공급전압을 가지는 65nm CMOS공정을 이용하여 구현한다. 측정된 5Gb/s SLVS 송신단의 peak-to-peak 시간 지터는 46.67ps이며, 전력소모는 1.88mW/Gb/s이다.

• 한국산학기술학회논문지
• /
• 제11권4호
• /
• pp.1222-1228
• /
• 2010

고속 PMIC를 위한 빠른 천이 응답 시간을 가지는 CMOS LDO 레귤레이터를 설계하였다. 제안하는 LDO 레귤레이터 회로는 기준전압회로와 오류증폭회로, 파워 트랜지스터 등으로 이루어지며, 출력전압의 안정성을 높이기 위하여 오류증폭 회로와 파워 트랜지스터 사이에 버퍼로써 2단 광대역 OTA를 추가하였다. 기존의 연구에서 제안된 가장 간단하게 구현할 수 있는 버퍼로는 소스팔로워 구조가 있으나, 출력 스윙이 좁고 신호 대 잡음비가 저하되는 문제점이 있었다. 본 논문에서는 2단 광대역 OTA를 버퍼로 사용하여 LDO 전압 레귤레이터의 출력 특성을 개선하였다. $0.5{\mu}m$ CMOS 공정을 이용하여 모의실험 한 결과, 라인 레귤레이션은 16 mV/V, 부하 레귤레이션 0.007 %/mA를 얻었다.