• Bulletin of the Korean Chemical Society
• /
• 제3권1호
• /
• pp.18-23
• /
• 1982

The molar volumes, the molar heat capacities and the molar entropies of solid argon are calculated from 0 K to the triple point using the vacancies-in-solid model. In the partition function, the central pairwise additive (Mie-Lennard-Jones 12,6) potential is used by introducing numbers, which is obtained by summing powers over all lattice points of a face-centred cubic in terms of the distance between nearest neighbours. A method of iteration is employed to evaluate the potential parameter. The results are compared with experimental values and other theoretical values. The results show a fair agreement with the experimental results.

• 한국통신학회논문지
• /
• 제38C권3호
• /
• pp.311-317
• /
• 2013

본 논문에서는 멀티미디어 기반의 해상통신을 위한 DVB-S2 기반 고속 LDPC 복호를 위한 알고리즘을 제안하였다. 체크 노드 연산중에 비트 노드 연산을 수행하여 기존의 LDPC 복호 알고리즘에 비해 반복횟수를 줄일 수 있는 horizontal shuffle scheduling 알고리즘을 기반으로 하여 복호 속도를 보다 고속화 할 수 있는 알고리즘을 제안하였다. 기존의 체크 노드 연산은 하나의 메모리에서 값을 가져오기 때문에 체크 노드 연산과정에서 많은 지연이 발생하는데 이를 dc개의 병렬구조로 설계함으로써 체크 노드 연산과정의 지연을 줄일 수 있고 따라서 고속 복호가 가능하다. 이를 시뮬레이션 한 결과, 최대 반복 30회를 수행하였을 때 HSS 알고리즘은 326 Mbit/s, 제안한 알고리즘은 2.29 Gbit/s로 약 7배 이상의 복호 throughput을 얻을 수 있었다.

• 대한전자공학회논문지TC
• /
• 제45권2호
• /
• pp.37-43
• /
• 2008

LDPC 복호기의 성능과 하드웨어 복잡도는 양자화 과정의 설계 변수인 클리핑 임계치(clipping threshold) $c_{th}$와 양자화 비트 수 q, 그리고 복호과정의 최대 반복 횟수에 의존한다. 본 논문에서는 이상적인 Min-Sum 알고리즘과 양자화된 Min-Sum 알고리즘을 비교하기 위해서 시뮬레이션을 통해 클리핑 임계치 $c_{th}$와 양자화 비트 수 q에 따른 LDPC 부호의 비트 오율 성능을 평가하였다. 시뮬레이션 결과 클리핑 임계치 $c_{th}=2.5$, 양자화 비트 수 q=6일 경우에 이상적인 Min-Sum 알고리즘에 가장 근접한 비트 오율이 나타남을 확인할 수 있었다. 또한 반복 횟수의 통계적 분석을 통한 반복 횟수의 확률 밀도 함수를 이용하여 q와 반복 횟수에 따른 복호 복잡도를 계산하고, 부호어 에러율(word error rate; WER) 성능을 추정하였다. 이상의 결과는 LDPC 복호기 설계에서 부호의 성능과 복호 복잡도 사이의 절충을 위해 사용될 수 있다.

• 한국전자파학회논문지
• /
• 제23권11호
• /
• pp.1248-1255
• /
• 2012

본 논문에서는 DVB-S2에 제시된 LDPC 복P호기에 대하여 효율적인 알고리즘을 제안하고 고속화 하여, 이에 따른 FPGA구현 결과를 제시하였다. 고속 LDPC 복호기를 구현하기 위해서는 알고리즘 측면과 구현 측면에서 여러 가지 문제점이 있다. 알고리즘 측면에서는 첫째, LDPC 부호화 방식은 큰 블록 사이즈 및 많은 반복 횟수를 요구하므로 복호 속도를 높이기 위해서는 동일한 성능을 유지하면서 반복 횟수를 줄일 수 있는 알고리즘이 필요하다. 본 논문에서는 이를 위해 체크 노드를 기반으로 하여 복호화 과정을 거치는 horizontal shuffle scheduling(HSS) 알고리즘을 적용하여 기존의 반복 횟수를 줄일 수 있는 방안을 연구 하였다. 구현 측면에서 복호 속도를 높이기 위해서는 데이터의 많은 병렬 처리가 필요하다. 이러한 병렬 처리에 의해 노드 업데이트 연산 역시 병렬 처리가 가능하다. Check Node Update의 경우 look up table(LUT)이 필요하다. 이는 critical path의 주요 원인이 되는 부분으로 LUT 연산을 하지 않고 성능 열화를 최소화 하는 self-correction normalized min sum(SC-NMS) 연산 방식을 제안하였고, 최적의CNU 연산 방식에 따른 복호기 구조를 제안하고 FPGA 구현 결과, 복호 속도가 약 40 % 개선됨을 알 수 있다.

• 전자공학회논문지C
• /
• 제36C권4호
• /
• pp.78-86
• /
• 1999

신경회로망은 학습 시에는 입력패턴이 변하지 않고 조정된 결합계수 값을 레지스터에 저장시키며, 시험시에는 반대로 결합계수가 고정되고, 레지스터에 입력패턴을 기억시킴으로써 학습과 시험 뉴런회로를 공유할 수 있는 특성을 가지고 있다. 본 연구에서는 신경회로망의 이러한 특성을 고찰하여, 신경회로망 구현시 게이트의 수를 줄일 수 있으며, 학습(learning) 및 시험(testing)시의 연산처리 시간을 단축시키기 위하여 곱셈연산 대신 어드레싱 LUT를 사용하여 학습과 시험이 동일한 신경회로망에서 수행할 수 있는 일체형 디지털 신경회로망 구현을 제안하였다. 제안한 신경회로망의 동작을 검증하기 위하여 수정된 오차역전파 학습 알고리듬에 의한 학습과정을 소프트웨어와 VHDL로 시뮬레이션 하였다. 7-segment 인식기 학습을 비교 검토한 결과, 입력패턴에 따라 다소 학습시간 및 학습횟수의 차이는 있지만 대체로 반복회수는 1000∼10000회 정도로 학습시간은 4∼20㎲로 나타났다. 신경회로망의 동작이 소프트웨어 시뮬레이션 학습 진행 상황과 동일하게 학습됨을 알 수 있었고 구현한 신경회로망이 정상적으로 수행됨을 확인하였으며, 또한 초기치 변화에 대한 실험에서도 초기치의 변화에 구애받지 않고 원활하게 학습되었다. 또한 본논문에서 구현된 신경회로망은 기존의 보드형 신경회로망보다 적은 수의 소자로 구현됨을 보였다.

• 정보처리학회논문지A
• /
• 제14A권1호
• /
• pp.73-76
• /
• 2007

단위원의 내부로부터 Jordan 영역으로의 등각사상을 구하는 것은 일반적으로 비선형방정식인 Theodorsen 방정식을 푸는 것으로 귀결된다. 저자는 이 비선형 방정식의 수치적 해법 중 가장 효율적인 방법으로 알려진 Wegmann의 해법에 저주파 필터를 적용하여 개선하고 새로운 산법의 수렴성을 이론적으로 증명한 바 있다[1, 2]. 또한 이 해법에 있어 참값을 모르더라도 오차평가가 가능한 방법을 제안하였다[3]. 본 논문에서는 참값을 모르더라도 오차평가가 가능한 연구결과를 이용하여 주어진 문제영역과 허용오차에 따라 자동으로 수치등각사상이 결정되는 알고리즘을 제안한다. 이 알고리즘에서는 지금까지 경험에 의존했었던 표본수와 저주파 필터 파라메터가 주어진 문제영역에 따라 자동으로 결정된다. 이것은 문제의 난이도가 문제영역의 변형에 의존한다는 전제로 문제영역의 모양을 결정하는 함수를 Fourier 급수로 전개, 분석하여 얻을 수 있다. 수치실험을 통해 그 유효성을 입증한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.423-426
• /
• 2005

In this paper, we propose a receiver that combines a channel detector with a channel decoder to retrieve information from ISI and AWGN in an iteratively manner. The receiver, evolving from a system of a PRML detector and a RS decoder, consists of a SOVA detector followed by a LDPC decoder and has them exchange information iteratively. Rather than handling extrinsic reliabilities explicitly as in Turbo equalization, we take hard-decision values from the LDPC decoder and mix them with the channel output in a certain ratio as input for SOVA. The scheme, simply modified to the one-way structure of a SOVA and a LDPC decoder, shows improved performance with iteration numbers as well as the combining ratio of the channel output and the feedback output. We additionally analyze the receiver with a simple theoretical model and present some valuable properties.

• 물과 미래
• /
• 제28권5호
• /
• pp.175-189
• /
• 1995

어떤 조건이 주어져 있을 때 펌프의 일률, 관내유출률, 관경 등이 보통 관로설계에서 요구되는 사항들이다. 여러 연구자들의 연구 덕택으로 이제 수리조건이 주어지면 관마찰계수는 양해법으로 바로 산정할 수 있게 되었다. 그러나 많은 관로설계에 있어 관내 조면이 귤일하게 분포되어 있다 하더라도 기존방법을 사용하여서는 수리조건을 미리 결정할 수 없다. 이러한 경우 정확한 해를 구하기 위하여는 흔히 여러번 반복시산하여야 되는 어려움이 따른다. 본고는 균일조도관인 경우이러한 반복과정을 거치지 않고 유출률과 관경 등을 바로 결정하는 방법을 제시하였다. 전개과정중 새로운 무차원수, 동력관경수, 동력유출수와 유출경사수등을 도출하였음을 밝히며, 이로부터 양해법 산정식을 개발할 수 있었다.

• 한국수자원학회논문집
• /
• 제32권1호
• /
• pp.31-40
• /
• 1999

기존의 침투류 산정식들이 가지고 있는 근본적인 문제점에 대하여 고찰하고, 문제점을 개선하기 위한 방안으로 침투류에 대한 지수형 마찰계수 산정식을 개발하였다. 지수형 마찰계수 산정식의 개발은 여러 가지 무차원수를 이용하여 양해적으로 산정치를 구하는 것을 가능하게 하였다. 지수형 마찰계수 산정식의 개발을 위하여 기존연구자들의 실험자료를 재분석하였으며 개발된 산정식으로 침투류 간편설계가 가능하도록 유도하였다. 주어진 조건에 따라 설계유형을 수리경사, 유속 또는 유량 그리고 입경을 산정하는 세가지 경우로 구분하여 양해법 산정식을 개발하였다.

• 대한전기학회논문지:전력기술부문A
• /
• 제48권9호
• /
• pp.1081-1087
• /
• 1999

Load Flow calulation methods can usually be divided into Gauss-Seidel method, Newton-Raphson method and decoupled method. Load flow calculation is a basic on-line or off-line process for power system planning. operation, control and state analysis. These days Newton-Raphson method is mainly used since it shows remarkable convergence characteristics. It, however, needs considerable calculation time in construction and calculation of inverse Jacobian matrix. In addition to that, Newton-Raphson method tends to fail to converge when system loading is heavy and system has a large R/X ratio. In this paper, matrix equation is used to make algebraic expression and then to slove load flow equation and to modify above defects. And it preserve P-Q bus part of Jacobian matrix to shorten computing time. Application of mentioned algorithm to 14 bus, 39 bus, 118 bus systems led to identical results and the same numbers of iteration obtained by Newton-Raphson method. The effect of computing time reduction showed about 28% , 30% , at each case of 39 bus, 118 bus system.