• 한국세라믹학회지
• /
• 제39권8호
• /
• pp.742-749
• /
• 2002

R. F. magnetron sputtering법을 이용하여 Pt/Ti/$SiO_2$/Si 기판 위에 $Pb_{1.1}Zr_{0.53}Ti_{0.47}O_3$ target을 사용하여 박막을 제조하였다. Interlayer(PbO, $TiO_2$, PbO/$TiO_2$)층을 삽입함으로써 박막의 결정성을 향상시켰고, 박막의 기판온도도 상당히 낮출 수 있었다. 순수한 PZT에 비하여 interlayer를 삽입한 PZT는 높은 유전상수과 낮은 유전손실 및 높은 누설전류를 가지는 우수한 전기적 특성을 나타내었다. 이러한 PZT 박막과 interlayer 층은 증착온도에서 서로 반응하여 하나의 고용체를 이루지 않고, 각각 독립적인 층으로 존재함을 XPS 분석을 통해 확인하였다. 여러 interlayer중 특히 PbO/$TiO_2$는 우수한 유전특성(${\varepsilon}_r$=414.94, tan${\delta}$=0.0241, Pr=22${\mu}C/cm^2$)을 나타내었고 가장 효과적인 seed로써의 역할을 하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 추계학술대회 논문집 Vol.16
• /
• pp.144-147
• /
• 2003

Cu+ ions drift diffusion in formal oxide film and SiOCH film for interlayer dielectric is evaluated. The diffusion is investigated by measuring shift in the flatband voltage of capacitance/voltage measurements on Cu gate capacitors after bias temperature stressing. At a field of 0.2MV/cm and temperature $200^{\circ}C,\;300^{\circ}C,\;400^{\circ}C,\;500^{\circ}C$ for 10min, 30min, 60min. The Cu+ ions drift rate of $SiOCH(k=2.85{\pm}0.03)$ film is considerable lower than termal oxide. As a result of the experiment, SiOCH film is higher than Thermal oxide film for Cu+ drift diffusion resistance. The important conclusion is that SiOCH film will solve a causing reliability problems aganist Cu+ drift diffuion in dielectric materials.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2000년도 Proceedings of 5th International Joint Symposium on Microeletronics and Packaging
• /
• pp.87-96
• /
• 2000

The properties of polyimide for interlayer dielectric applications are investigated during plasma etching of aluminum on it. Chlorine-based plasma generally used for aluminum etching results in an increase in the (dielectric constant of polyimide, while $SF_6$ plasma exhibits a high polyimide etch rate and a reducing effect of the dielectric constant. The leakage current of polyimide is significantly suppressed after plasma exposure. An optimal combination of Al etch with $Cl_6$ plasma and polyimide etch with $SF_6$ plasma is expected to be a good tool for realizing multilevel metallization structures.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 1998년도 추계학술발표회 초록집
• /
• pp.27-28
• /
• 1998

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
• /
• pp.717-720
• /
• 2007

We fabricated the 3.5 inch QCIF AMOLED panel with ultra low temperature polycrystalline silicon TFT on the plastic substrate. To reduce the leakage current, we used the triple layered gate metal structure. To reduce the stress from inorganic dielectric layer, we applied the organic interlayer dielectric and the photoactive insulating layer. By using the interlayer dielectric as a capacitor, the mask steps are reduced up to five.

• 한국정밀공학회지
• /
• 제13권11호
• /
• pp.46-56
• /
• 1996

Planarization technique is rapidly recognized as a critical step in chip fabrication due to the increase in wiring density and the trend towards a three dimensional structure. Global planarity requires the preferential removal of the projecting features. Also, the several materials i.e. Si semiconductor, oxide dielectric and sluminum interconnect on the chip, should be removed simultaneously in order to produce a planar surface. This research has investihgated the development of the chemical mechanical polishing(CMP) machine with uniform pressure and velocity mechanism, and the pad insensitive to pattern topography named hard grooved(HG) pad for global planarization. Finally, a successful result of uniformity less than 5% standard deviation in residual oxide film and planarity less than 15nm in residual step height of 4 inch device wafer, is achieved.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제48권9호
• /
• pp.672-675
• /
• 1999

Si-to-Si electrostatic bonding was carried out by employing LSG interlayer instead of conventional Corning #7740 interlayer in order to improve bonding properties. The surface roughness and dielectric breakdown field of the LSG interlayers deposited on Si substrates were investigated. Also, the bonding interface, bonding strength and bonding mechanism were discussed for the electrostatically-bonded Si-Si wafer pairs having LSG interlayers.

• 한국진공학회지
• /
• 제7권4호
• /
• pp.368-373
• /
• 1998

초고집적 회로의 미세화에 따라 다층배선에서 기생저항(parasitic resistance)과 정전 용량의 증가는 RC시정수(time constant)의 증가로 인하여 소자의 동작속도를 제한하고 있 다. 이로 인하여 발생되는 배선지연의 문제를 해결하기 위하여 매우 낮은 유전상수를 갖는 층간 절연물질이 필요하다. 이러한 저유전상수 층간절연물질로서 현재 유기계 물질중의 하 나인 a-C:F이 주목받고 있는 물질이다. 본 연구에서는 ECRCVD를 이용하여 a-C:F박막과 Si기판사이의 밀착력을 향상시키기 위하여 a-C:H박막을 500$\AA$증착한 후 a-C:F을 증착전력 500W에서 원료가스의 유량비($C_2F_6, CH_4/(C_2F_6+CH_4)$))를 0~1.0까지 변화시키면서 상온에서 증착하 였다. a-C:F박막의 특성은 SEM, FT0IR, XPS, C-V meter와 AFM등을 이용하여 두께, 결 합상태, 유전상수, 표면형상 및 표면 거칠기를 관찰하였다. a-C:F박막에서 불소함량은 가스 유량비가 1.0일 경우에는 최대 약31at.%정도 검출되었으며, 가스 유량비가 증가됨에 따라 증 가하였다. 또한 유전상수는 a-C:H의 유전상수 $\varepsilon$=3.8에서 $\varepsilon$=2.35까지 감소하였다. 이는 영 구 쌍극자 모멘트가 1.5인 C-H결합은 감소하고 영구 쌍극자 모멘트가 0.6, 0.5인 CF, CF2결 합이 증가하였기 때문이다. 하지만 $400^{\circ}C$에서 질소분위기로 1시간 동안 furnace열처리 후에 가스유량비가 1.0인 a-C:F박막에서 불소의 함량이 감소하여 C-F결합이 줄어들었다. 이로 인하여 유전상수가 열처리전의 2.7에서 열처리후 3.2까지 상승하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 추계학술발표대회
• /
• pp.36.2-36.2
• /
• 2009

Low dielectric materials have been great attention in the semiconductor industry to develop high performance interlayer dielectrics with low k for Cu interconnect technology. In our study, the dielectric properties of SiOC /SiO2 thin film derived from polyphenylcarbosilane were investigated as a potential interlayer dielectrics for Cu interconnect technology. Polyphenylcarbosilane was synthesized from thermal rearrangement of polymethylphenylsilane around $350^{\circ}C{\sim}430^{\circ}C$. Characterization of synthesized polyphenylcarbosilane was performed with 29Si, 13C, 1H NMR, FT-IR, TG, XRD, GPC and GC analysis. From FT-IR data, the band at 1035 cm-1 is very strong and assigned to CH2 bending vibration in Si-CH2-Si group, indicating the formation of the polyphenylcarbosilane. Number average of molecular weight (Mn) of the polyphenylcarbosilane synthesized at $400^{\circ}C$ for 6hwas 2, 500 and is easily soluble in organic solvent. SiOC/SiO2 thin film was fabricated on ton-type silicon wafer by spin coating using 30wt % polyphenylcarbosilane incyclohexane. Curing of the film was performed in the air up to $400^{\circ}C$ for 2h. The thickness of the film is ranged from $1{\mu}m$ to $1.7{\mu}m$. The dielectric constant was determined from the capacitance data obtained from metal/polyphenylcarbosilane/conductive Si MIM capacitors and show a dielectric constant as low as 2.5 without added porosity. The SiOC /SiO2 thin film derived from polyphenylcarbosilane shows promising application as an interlayer dielectrics for Cu interconnect technology.

• 마이크로전자및패키징학회지
• /
• 제6권1호
• /
• pp.75-79
• /
• 1999

차세대 저유전상수 층간 절연막중 하나로 대두되고 있는 polyimide를 플라즈마에 노출시키고 이때 나타나는 전기적 특성변화를 살펴보았다. polyimide를 알루미늄 식각시 사용되고 있는 Cl-based 플라즈마에 노출시켰을때 유전상수가 약간 증가함을 볼 수 있었고, F-based 플라즈마로 $SF_{6}$ 플라즈마에 노출시켰을 때는 유전상수 감소를 볼 수 있었다. 이는 fluorine또는 chlorine bond의 생성과 관련된 것으로 FTIR과 XPS분석을 통해 확인할 수 있었다. 따라서 Cl-based 플라즈마로 알루미늄 식각 후 $SF_{6}$플라즈마에 노출시킴으로써 이 부식문제의 해결뿐만 아니라 po1yimide의 유전상수도 낮출 수 있으리라 기대된다.