

Si-to-Si Electrostatic Bonding using LSG Film as an Interlayer

朱炳權* · 鄭知遠* · 李德重* · 李允熙* · 崔豆鎭** · 吳明煥*

(Byeong-Kwon Ju · Jee-Won Jeong · Duck-Jung Lee · Yun-Hi Lee · Doo-Jin Choi · Myung-Hwan Oh)

Abstract - Si-to-Si electrostatic bonding was carried out by employing LSG interlayer instead of conventional Corning #7740 interlayer in order to improve bonding properties. The surface roughness and dielectric breakdown field of the LSG interlayers deposited on Si substrates were investigated. Also, the bonding interface, bonding strength and bonding mechanism were discussed for the electrostatically-bonded Si-Si wafer pairs having LSG interlayers.

Key Words : Si-Si bonding, electrostatic bonding, LSG interlayer, MEMS

1. 서 론

정전 열 접합에 의하여 Si-Si 접합을 얻을 경우 실리콘 웨이퍼 직접 접합(Silicon-wafer direct bonding : SDB)의 경우에 비해 일반적으로 낮은 온도에서 공정이 가능하다는 특징이 있으며, 이를 위한 시도가 이루어져 왔다[1-3]. 이 경우 일반적으로 공정 온도 범위 내에서 Si와 열팽창 계수가 유사한 Corning #7740 (Pyrex) 박막을 interlayer로 사용하여 왔는데, 본 연구에서는 SiO₂에 Li₂O를 혼합하여 박막을 증착하였다. LSG 박막으로부터 거칠기 특성을 조사하고 접합 조건과 절연파괴 강도를 pyrex박막과 비교하였다. LSG는 pyrex에 비해 상대적으로 절연 파괴 전압이 높아 접합 후 안정성을 향상시킬 가능성이 있으며, 아울러 Pyrex 내의 Na 이온들에 비해 상대적으로 원자 반경이 작아 저전압에서 이동-및 접합이 기대되는 Li 이온을 함유한 LSG(lithiasilicate glass) 막을 interlayer로서 이용하여 Si-Si 정전 열 접합을 이루어 보고자 한다.

Si-Si 정전 열 접합을 위해 As이 doping된 n형 (100) Si 기판이 이용되었으며 시편의 크기는 bare-Si의 경우 15mm×15mm, LSG-coated Si의 경우 20mm×20mm로 하였다. 한 쪽 Si 기판 위에 전자선 증착법에 의하여 LSG 막을 증착하였는데, 증착원료는 SiO₂와 Li₂O가 혼합된 pallet(혼합 비율 : SiO₂의 1.7wt% Li₂O)을 사용하였으며, 증착 조건은 표 1에 보인 바와 같다.

Li₂O와 SiO₂의 최적 혼합 비율은 증착된 박막의 표면 거칠기를 고려하여 설정되었는데, SiO₂에 대해 Li₂O의 혼합 비율을 0wt%, 1.3wt%, 1.7wt%, 3.0wt%로 조절하여 pellet을 제조한 후에 전자

표 1 Si 기판 상에 LSG interlayer의 증착 조건

Table 1 Deposition condition of LSG interlayer on Si substrate

Method	E-beam evaporation (model : Edward FL 400)
power	6,000W
Working pressure	2×10 ⁻⁵ Torr
Substrate	Silicon wafer
substrate temperature	200°C
deposition rate	5 Å/sec
Thickness	1.5μm

선 증착법에 의해 Si 기판 상에 공히 1.5μm 두께의 LSG 막을 증착하였다. 증착한 두께는 본 실험에서 접합이 발생하기 시작하는 최소 두께이다. 증착된 LSG 박막의 표면 거칠기를 측정한 결과 표 2에 보인 바와 같이 나타났는데, 이를 통하여 1.7wt%의 Li₂O가 함유된 SiO₂ pellet을 사용한 경우 표면 거칠기 면에서 우수한 특성을 갖는 것으로 나타났다.

준비된 pellet을 이용하여 전자선 증착을 행할 경우 증착 속도는 5Å/sec로 하였는데, 증착 속도가 이 이상일 경우 표면 거칠기가 증가하여 원활한 접합을 얻기가 어려웠다. 또한 반복 실험을 통해 정전 열 접합을 위한 LSG interlayer 두께는 1.5μm로 설정하였는데, 두께가 이보다 작을 경우 접합에 기여하는 양이 온의 수가 부족하게 된다.

시편 세척 후에 그림 1에 보인 바와 같은 set-up을 통해 Si-Si 정전 열 접합을 이루었다. 100~350°C와 100~200V_{dc}의 온도-전압 범위에서 접합 공정을 수행/평가한 결과 적정 접합 온도 및 인가 전압 범위는 260~30°C와 60~100V_{dc} 범위로 설정되었다.

* 正 會 員 : KIST 情報材料素子센터 研究員/先任/責任研究員

** 準 會 員 : 延世大 세라믹工學科 教授 · 工博

接受日字 : 1999年 3月 16日

最終完了 : 1999年 8月 5日

표 2 Li₂O와 SiO₂ 분말의 혼합 비율에 따른 전자선 증착된 LSG막의 표면 거칠기

Table 2 Surface roughness of e-beam evaporated LSG according to the mixture ratio of Li₂O and SiO₂ powder

Concentration of Li ₂ O	P-to-V	RMS	Median	Ave.
0 %	327.0	40.0	214.0	30.0
1.3 %	196.0	18.0	118.0	13.0
1.7 %	26.0	3.0	12.0	2.3
3.0 %	37.0	4.6	18.0	3.6

Unit [Å]




그림 3 Si 기판 상에 증착된 LSG 막의 SEM 단면 모양
Fig. 3 SEM cross-sectional view of LSG film deposited on Si substrate




그림 1 Si-Si 정전 열 접합을 위한 set-up
Fig. 1 Set-up for Si-Si electrostatic bonding

2. 분석 및 토의

Si 기판 상에 증착된 LSG 막의 표면 거칠기를 AFM으로 측정하였고 그 결과를 그림 2에 나타내었다. LSG 막의 거칠기가 bare-Si에 비해 다소 증가하였으나 접합에 영향을 줄 정도는 아님을 확인할 수 있다. 또한, Si 기판 상에 증착된 LSG interlayer의 SEM 단면 사진을 그림 3에 보였다. 표면이 비교적 균일하며, 증착된 막의 두께는 약 1.5 μ m 정도임을 알 수 있다.





그림 2 Bare-(a) 및 LSG-coated(b) Si의 표면 거칠기
Fig. 2 Surface roughness of the bare- and LSG-coated Si

Si 기판 상의 LSG 막 상에 원형 Al 전극(직경 0.7mm, 두께 3000Å)을 형성하고 이의 절연 파괴 전기장을 측정하여 보았다.

그 결과를 sputtering에 의해 증착된 동일 규격의 Pyrex 박막의 경우와 비교하여 그림 4에 나타내었는데, 이를 통하여 절연 파괴 전기장의 평균치는 Pyrex 막의 경우 약 2.1MV/cm 인데 비하여 LSG 막의 경우 이보다 1.1MV/cm 정도 높은 3.2MV/cm로 계산되었다. LSG가 Pyrex박막보다 높은 절연 강도가 나타나는 것은 불순물 혼합량의 차이인 것으로 사료된다. Pyrex박막의 경우는 약 15%의 불순물들을 포함하고 있으며, 본 실험에서 사용한 LSG



는 단지 2% 정도만의 불순물을 가지고 있다.

그림 4 Pyrex(a) 및 LSG(b) 막에 대한 절연 파괴 전기장 측정 결과

Fig. 4 Dielectric breakdown field for the Pyrex(a) and LSG(b) films

그림 5는 접합용 전압을 80V_{ac}로 고정한 상태에서 접합이 진행되는 동안 나타나는 전류 파형을 온도의 함수로 측정한 결과이다. 이러한 전류 파형은 LSG 내에 존재하는 양 이온들이 이동함으로써 나타나며, 이는 온도에 비례하여 양 이온들의 이동도가 증가하고 또한 이동하는 양 이온들의 수가 증가하여 이로 인해 전류 peak 치가 증가한다는 점은 앞서 기술한 바 있다[3]. 이를 통하여 접합 공정 조건은 280 $^{\circ}$ C-80V_{ac} 범위로 설정되었으며, 이 조건하에서 접합 강도는 인장 응력에 의해 5Mpa 정도로 측정되었다. 이때 접합이 분리되는 영역은 접합 계면, LSG-Si 기판 간의 박막 계면, 그리고 Si bulk 내부 등으로 나타났다. 그림 6(a,b)는 280 $^{\circ}$ C-80V_{ac}에서 접합된 Si-LSG-Si 접합 구조를 diamond cutter로 자르고 sand paper-diamond 및 alumina

powder 순으로 polishing 한 뒤 관찰한 SEM 단면 사진으로 완전한 접합을 이루고 있는 것으로 나타났다. 일부 시편의 경우, 그림 6(c)에 보인 바와 같은 국부적인 분리 영역을 관찰할 수 있었는데, 이는 표면 거칠기 및 오염 등에 기인하는 것으로 추측된다.




그림 5 정전 열 접합 과정 중에 측정된 전류 변화
 Fig. 5 Current variation measured during electrostatic bonding process




그림 6 접합된 Si-Si 구조에 있어서 완전한 접합 영역(a,b)과 분리된 영역의 SEM 단면 모양
 Fig. 6 SEM cross-sectional view of perfectly-bonded region (a,b) and de-bonded region(c) for the bonded Si-Si structure

접합 메카니즘 및 이에 기여하는 이온들의 거동을 이해하기 위해 LSG 막에 대한 SIMS 분석을 실시하였다. 그림 7(a)는 Si 기판 상에 증착된 LSG 막에 대한 SIMS 분석 결과로, Li, K, Na 등의 이온화가 가능한 원소들과 함께 Si, SiOH, O 등이 검출되고 있다. 그림 7(b)는 접합 후 접합 계면에서 분리된 LSG 막의 분석 결과로 가열-전압 인가에 의해 Li, K, Na 등이 이온화되어 음극 쪽으로 이동함으로써 접합 계면 부근에 이들 이온들에 대한 공핍 영역이 존재함을 명확히 알 수 있다. 특히 Li 이온의 공핍 정도가 심하였으며, sputtering rate가 약 100Å/min임을

고려할 때 공핍 영역의 폭은 1500~2000Å 정도로 추정된다. 이와 같이 LSG interlayer를 이용한 Si-Si 정전 열 접합의 경우 Li, K, Na 원자의 이온화 및 이동에 따른 접합 계면에서의 정전력 및 이에 근거한 화학 결합을 주요 메카니즘으로 고려할 수 있으며 특히 Li의 이온화 및 이동이 우세하게 작용한다고 볼 수 있다.




그림 7 Si 기판 상에 증착된 LSG 막(a) 및 정전 열 접합 후 분리된 LSG 막(b)에 대한 SIMS 깊이 분석 결과
 Fig. 7 SIMS depth profiles of LSG film deposited on Si substrate(a) and LSG film(b) de-bonded after electrostatic bonding(b)

4. 결 론

Si-Si 정전 열 접합을 위한 interlayer로 Pyrex 박막 대신에 LSG 박막을 적용함으로써 다음과 같은 결론을 얻었다.

- 1) LSG 전자선 증착원을 제조할 경우, 표면 거칠기를 고려한 SiO₂와 Li₂O의 최적 혼합비와 증착 속도는 각각 SiO₂ 대비 1.7wt% Li₂O와 5Å/sec로 나타났다.
- 2) 정전 열 접합이 가능한 LSG의 최소 두께는 1.5μm로 이는 포함된 양이온의 양과 표면 거칠기를 고려하여 설정된 값이다.
- 3) LSG interlayer를 이용한 Si-Si 정전 열 접합 공정에 적합한 접합 온도 및 인가 전압 범위는 각각 260~300°C와 60~100V_{dc}로 설정되었다.
- 4) LSG의 절연 파괴 전기장의 평균치는 약 3.2MV/cm으로 나타났다. 이는 Pyrex 막의 경우에 해당하는 2.1MV/cm에 비해 1.1MV/cm 정도 증가한 값에 해당한다.
- 5) 정전 열 접합 공정시 발생하는 전류 파형 및 전류 peak의 온도 의존도는 Pyrex interlayer를 적용한 전형적인 접합 관련 결과를 따르며, 접합된 Si-Si 구조의 단면은 재료적인 측면에 있어서 비교적 완전하였다.
- 6) 접합 후 분리된 LSG 막의 SIMS 분석 결과를 토대로 할 때 기본적인 접합 메카니즘은 <온도 증가에 따른 원자의 이온화-전압 인가에 의한 양이온들의 이동-냉각이 의한 이동된 이온들의 고정화 및 계면 공핍층 형성-기판들간의 정전력 발생 및 약간의 계면 화학 반응 동반> 과정을 따르는 것으로 추측할 수 있다. 단, Pyrex interlayer의 경우 Na의 이온화-이동이 우세하였으나, LSG interlayer의 경우 Li, K, Na가 이에 기여하며 특히 Li의 거동이 우세한 것으로 확인되었다.

이상의 연구를 통하여 interlayer로서 LSG의 응용 가능성 및 우수성을 간접적으로 확인할 수 있었으나, 접합 공정의 획기적인 향상 및 접합 안정성과 관련한 구체적인 기여도를 입증하지는 못하였으며, 이와 관련된 연구가 계속 수행될 예정이다.

본 연구는 과학기술부와 산업자원부에서 주관하는 초소형 정밀기계 선도기술 개발사업의 연구비 지원 및 KETI/ETRI의 일부 지원에 의한 것이며 이에 감사 드립니다.

참 고 문 헌

[1] A.D.Brooks et al., Low temperature electrostatic Si-to-Si seals using sputtered borosilicate glass, J.Electrochem.Soc., vol.119, p.545 (1972)

[2] M.Esashi et al., Low-temperature silicon-to-silicon anodic bonding with intermediate low melting point glass, Sensors and Actuators, vol.A21-A23, p.931 (1990)

[3] 주병권, 최우범, 이윤희, 정성재, 이남양, 성만영, 오명환, 전자선 증착된 Corning #7740 interlayer를 이용한 실리콘-실리콘 정전 열 접합, 전기학회논문지, 제46권, 10호, pp.1562-1572 (1997.10)

저 자 소 개

주 병 권 (朱炳權)
 전기학회 논문지 제48권 제1호 참조
 Tel : (02) 958-5775
 E-mail : jbk@kist.re.kr

이 윤희 (李允熙)
 전기학회 논문지 제48권 제1호 참조
 Tel : (02) 958-5772
 E-mail : lyh@kist.re.kr



정 지 원 (鄭知遠)
 1975년 2월 19일생, 연세대학교 세라믹공학과 97년 졸업(공학사), 동대학원 세라믹공학과 졸업(석사) 97~99년 KIST 학생연구원, 1999년~현재, 대덕전자연구소 연구원
 관심분야 : MEMS, FED
 Tel : (0345) 481-8186
 E-mail : jwjeong@daeduck.co.kr



최 두 진 (崔豆鎭)
 1979년 연세대학교 요업공학과 졸업(공학사), 1986 Univ. of Washington Ph.D(공학박사), 1987 Univ. of Washington Postdoc, 1987~1992 한국과학기술연구원 선임연구원 1992~현재 연세대 세라믹공학과 교수
 관심분야 : 배선박막, 강유전체, 화학증착

이 덕 중 (李德重)
 전기학회 논문지 제48권 제7호 참조
 Tel : (02) 958-5773
 E-mail : djlee@kist.re.kr

오 명 환 (吳明煥)
 전기학회 논문지 48권 1호 참조
 Tel : (02) 958-5775