• 대한전자공학회논문지
• /
• 제13권5호
• /
• pp.24-29
• /
• 1976

Phase locked AM신호 검파방식에서는 위상고정회로를 사용하여 입력신호로부터 반송신호를 분리 재생시킨다. 입력잡음은 백색 Gaussian잡음이고, 전려제어발진기의 자유발진주파수와 입력반송신호주파수가 같다는 가정하에 위상고정회로의 동작특성을 해석하고, 본 검파방식의 신호대 잡음비를 정량적으로 고찰하였다. Phase locked AM신호 검파방식은 종래의 검파방식에 비해서 잡음의 영향을 적게 받게됨을 본 해석에서 알 수 있다. In the phase locked AM signal detection, phase locked loop is used to extract a synchronous carrier from an input AM signal. Under the assumption that input noise is white Gaussian and free-running frequency of voltage controlled oscillator is the same that of an input carrier, operational behaviours of phase locked loop is analyzed and signal to noise ratio of the detection is derived quentitatively. The results show that the phase locked AM signal detection method offers a higher degree of noise mmunity than conventional AM signal detections.

• 대한전자공학회논문지SD
• /
• 제47권11호
• /
• pp.13-22
• /
• 2010

본 논문은 입력 클록의 고주파 위상 잡음 억제와 정확한 듀티 사이클을 갖는 체배 주파수 생성을 위하여 Voltage-Controlled Oscillator(VCO)/Voltage-Controlled Delay Line(VCDL) 혼용기반의 다중 위상 Delay-Locked Loop(DLL)를 제시한다. 이 제안된 구조에서, 다중 위상 DLL은 혼용 VCO/VCDL의 입력 단에 nMOS 소스 결합 회로 기반의 이중 입력 차동 버퍼를 사용한다. 이것은 고주파 입력 위상 잡음 억제를 위하여 전 대역 통과 필터 특성을 갖는 기존 DLL의 입/출력 위상 전달을 저주파 통과 필터 특성을 갖는 PLL의 입/출력 위상 전달로 쉽게 변환시킬 수 있다. 또한, 제안된 DLL은 추가적인 보정 제어 루프 없이 단지 듀티 사이클 보정 회로와 위상 추적 루프를 이용하여 체배 주파수의 듀티 사이클 에러를 보정할 수 있다. $0.18{\mu}m$ CMOS 공정을 이용한 시뮬레이션 결과에서, 제안된 DLL의 출력 위상 잡음은 800MHz의 입력 위상 잡음을 갖는 1GHz 입력 클록에 대하여 -13dB 이하로 개선된다. 또한, 40%~60%의 듀티 사이클 에러를 갖는 1GHz 동작 주파수에서, 체배 주파수의 듀티 사이클 에러는 2GHz 체배 주파수에서 $50{\pm}1%$이하로 보정된다.

• 한국전자파학회논문지
• /
• 제13권7호
• /
• pp.679-686
• /
• 2002

본 논문에서는 PSK 변조 신호에 대한 위상 잡음 성능 특성을 무한 급수로 전개하여 위상 잡음 분포 함수인 Tikhonov 함수와 Gaussian 함수에 대한 오율 특성을 평가하였으며, 위상 잡음에 의한 성능 손실 분석을 통하여 Tikhonov 함수와 Gaussian 함수에 의한 위상 잡음 영향이 일치하는 복원 반송파 신호대 잡음비 범위를 고찰하였다. 그리고, 주파수 변조 신호의 변조 지수와 위상 잡음의 상관 정의에 의해 1/f$^2$특성을 갖는 위상 잡음 신호를 발생하였으며, 발생된 위상 잡음 신호를 디지털 위성통신시스템 수신기에 적용하여 측정한 위상 잡음에 의한 성능 손실과 위상 잡음 분포 함수에 의해 분석된 성능 열화를 평가하였다

• 한국자동차공학회논문집
• /
• 제5권4호
• /
• pp.171-178
• /
• 1997

Vehicle interior noise has become increasingly important in this recent years. The noise of a vehicle is one of the important problems in a vehicle design. The interior noise is caused by various vibration sources of vehicle compartment. The booming noise of a vehicle can be significantly affected by vibrations transmitted from engine excitation forces to the vehicle body. Specially, we are interested in the state of transmission paths such as engine mounts to reduce noise in a vehicle compartment. In this paper, we have been calculated the contribution of each transmission path such as engine mounts to interior noise. To identify contribution of each input sources and transmission paths to output, the effectiveness of each input component to output is calculated. Sensitivity analysis is carried out for investigation of contribution to output due to input variations. With the simulation of magnitude and phase change of inputs using vector synthesis diagram, the trends of synthesized output vector are obtained. As a result, we suggested sensitivity analysis of vector synthesis as a technique of prediction and control for noise in a vehicle compartment.

• 한국전자파학회논문지
• /
• 제13권7호
• /
• pp.649-656
• /
• 2002

본 논문에서는 고속 주파수 스위칭 특성을 갖는 디지탈 하이브리드 위상고정루프(DH-PLL: Digital Hybrid Phase-Locked Loops)의 위상잡음을 분석하였다. 기존 위상고정루프에 비하여, 디지탈 하이브리드 위상고정루프는 D/A 변환기에서 발생하는 잡음이 전체 출력위상잡음에 추가되므로 위상잡음이 증가되는 문제점이 있다. 입력기준신호, D/A 변환기, 그리고 전압제어발진기(VCO: Voltage Controlled Oscillator)를 주요 잡음원으로 고려하여, 이것에 의한 위상잡음을 해석적으로 분석하였다. 또한 폐루프 대역과 주파수 합성 분주비(hi)에 따른 위상잡음의 변화를 연구하여 디지탈 하이브리드 위상고정루프의 위상잡음을 최소화하는 최적 폐루프 대역을 결정할 수 있다. 또한, 해석적 방법에 의한 분석 결과와 회로 시뮬레이션에 의한 결과가 동일함을 확인하였다.

• Journal of Electrical Engineering and Technology
• /
• 제2권4호
• /
• pp.485-493
• /
• 2007

This paper deals with the problem of detection of induction motor incipient faults. Artificial Neural Network (ANN) approach is applied to detect two types of incipient faults (1). Interturn insulation and (2) Bearing wear faults in single-phase induction motor. The experimental data for five measurable parameters (motor intake current, rotor speed, winding temperature, bearing temperature and the noise) is generated in the laboratory on specially designed single-phase induction motor. Initially, the performance is tested with two inputs i.e. motor intake current and rotor speed, later the remaining three input parameters (winding temperature, bearing temperature and the noise) were added sequentially. Depending upon input parameters, the four ANN based fault detectors are developed. The training and testing results of these detectors are illustrated. It is found that the fault detection accuracy is improved with the addition of input parameters.

• 한국전자파학회논문지
• /
• 제12권6호
• /
• pp.865-870
• /
• 2001

이 논문에서는, PLL주파수 합성기의 VCO로부터의 위상잡음이 64 QAM 시스템 성능에 미치는 영향을 분석하려 한다. 발진기에서 발생하는 위상잡음을 실제와 유사하게 예측하기 위해 발진기의 입력 충격 전류가 소신호일 때를 가정하여 선형 시변(linear time-varying : LTV) 모형을 고려하였으며 64 QAM 시스템에서 위상잡음이 복조부에서 검출과정을 거칠 때 위상잡음이 없는 백색정규잡음 환경에서의 BER과 비교하여 어느 정도 시스템 성능을 떨어뜨리는지를 분석한다.

• 융합신호처리학회논문지
• /
• 제14권1호
• /
• pp.39-44
• /
• 2013

본 논문에서는 멀티암(multi-arm) 스파이럴 안테나용 디지털 위상천이기(digital phase-shifter)를 힐버트 변환(Hillbert transform)을 이용하여 설계하였다. 힐버트 변환은 입력신호에 포함된 모든 주파수 성분을 $90^{\circ}$ 위상천이 시키며, 퓨리에 변환(Fourier transform)과 역퓨리에 변환(Inverse FIT)을 통해 구현된다. 디지털 위상천이기는 ADC(Analog-digital converter)로 샘플링된 입력신호에 힐버트 변환을 적용하여 위상차가 $90^{\circ}$인 두 신호를 생성하고, 이 두 신호를 이용하여 입력신호의 위상을 천이위상만큼 천이시키게 한다. 힐버트 변환 기반의 디지털 위상천이기는 Xilinx사의 System generator로 설계되었고, 입력 잡음, FFT 포인트 수, 샘플링 주기, 입력신호의 초기위상 및 천이 위상각 등에 따른 위상천이 성능을 시뮬레이션 하였으며, Matlab 결과와 비교하여 일치함을 확인하였다.

• 전자공학회논문지SC
• /
• 제41권3호
• /
• pp.25-32
• /
• 2004

본 논문에서는 두 개의 사인파 신호의 위상 차이를 계산해 내기위한 개선된 위상 측정 알고리즘을 제안하였다. 이 알고리즘은 두 개의 입력신호의 양자화된 샘플링 데이터를 사용하여 위상과 크기를 구해낸다. 측정 알고리즘의 중요 파라메타들은 몇개의 해석식으로 표현되기 때문에 위상을 계산하기 위해 필요한 연산량이 상당히 줄어들고 따라서 더 빠른 속도로 위상을 계산해 낼 수 있게 되었다. 또한 본 논문에서 제시한 알고리즘을 사용하여 입력신호의 한주기 전체를 샘플링할 경우에는 입력신호에 harmonic distortion이 발생하더라도 위상 측정 오차가 전혀 발생하지 않음을 수식으로 증명하였으며 컴퓨터 시뮬레이션을 통하여 이를 확인하였다. 그리고 입력신호에 가우시안 백색 잡음(white gaussian noise)이 발생할 경우에 위상 측정 오차가 얼마나 발생하는 지에 대하여 여러 가지 관점에서 컴퓨터 시뮬레이션을 수행하고 그 결과를 분석하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권4호
• /
• pp.492-498
• /
• 2017

In this paper, we integrate a divide-by-3 injection-locked frequency divider (ILFD) in CMOS technology with a $0.18-{\mu}m$ BiCMOS process. We propose a self-injection technique that utilizes harmonic conversion to improve the locking range, phase-noise, and input sensitivity simultaneously. The proposed self-injection technique consists of an odd-to-even harmonic converter and a feedback amplifier. This technique offers the advantage of increasing the injection efficiency at even harmonics and thus realizes the low-power implementation of an odd-order division ILFD. The measurement results using the proposed self-injection technique show that the locking range is increased by 47.8% and the phase noise is reduced by 14.7 dBc/Hz at 1-MHz offset frequency with the injection power of -12 dBm. The designed divide-by-3 ILFD occupies $0.048mm^2$ with a power consumption of 18.2-mW from a 1.8-V power supply.