• 한국전자파학회논문지
• /
• 제17권11호
• /
• pp.1030-1039
• /
• 2006

본 논문에서는 최종단에 내장된 구동 증폭기를 사용하여 높은 이득을 갖는 고 출력 고 이득 도허티 전력 증폭기를 설계하였다. 2단 도허티 증폭기의 동작 특성을 2단 피킹 증폭기의 게이트 바이어스에 관한 함수로서 해석하였다. 구동단과 최종단은 각각 single-ended MRF21045 2개와 single push-pull packaged MRF21180 1개를 사용하여 제작하였다. 본 논문에서 구현된 2단 도허티 증폭기는 평균 출력 전력 15 W에서 27 dB의 이득과 23 %의 전력 부가 효율을 가진다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2005년도 종합학술발표회 논문집 Vol.15 No.1
• /
• pp.81-86
• /
• 2005

In this paper, we present an efficiency extension of Doherty power amplifier using LDMOS FET devices with different peak output powers and an unequal power divider. The amplifier is designed by using a MRF21045 with P1 dB of 45 W as the main amplifier biased for Class-AB operation and a MRF21090 with P1 dB of 90 W as the peaking amplifier biased for Class-C operation. The input power is divided into a 1:1.5 power ratio between the main and peaking amplifier. The simulated results of the proposed Doherty amplifier shows an efficiency improvement of approximately 19 % in comparison to the class-AB amplifier at an output power of 42.5 dBm. The fabricated Doherty amplifier obtained a PAE of 33.68 % at 9 dB backed off from P1 dB of 51.5 dBm.

• 조명전기설비학회논문지
• /
• 제26권11호
• /
• pp.48-53
• /
• 2012

In this paper designed J-class amplifier that have high efficiency using parasitic of pHEMT. Measured results of the designed J-class amplifier is maxmum output power of 31.5dBm and gain of 16.5dB, minimum output power of 29.8dBm. when input power 15dBm. Maxmum drain efficiency is 76.2% at 2.95GHz, maxmum drain efficiency is 61%. The J-class amplifier has average gain of 15.35dB and average efficiency of 35%.

• 한국전자통신학회논문지
• /
• 제15권3호
• /
• pp.421-432
• /
• 2020

본 논문에서는 S-밴드 군용 레이더에 사용되고 기존의 TWTA를 대체하기 위해 GaN HEMT 기반 증폭모듈을 이용하여 개발한 2kW급 반도체증폭기(SSPA)를 제안하였다. 제안한 SSPA는 8개의 증폭모듈로 이루어진 고출력증폭모듈, 구동증폭모듈, 제어모듈 및 전원공급 장치로 이루어져 있다. 제안한 SSPA는 1) 증폭모듈과 구성부품은 공간적 제약으로 작은 패키지에 통합설계 되었으며, 2) PCB 내장형 하모닉필터를 이용하여 고주파를 제거하였으며, 그리고 3) 입력신호의 듀티 변화에 대응하여 일정한 출력이 유지되도록 하는 자동이득조절기를 설계하였다. 제안된 SSPA는 최대 48 dB의 이득과 3.1~3.5 GHz의 주파수 대역에서 63-63.6 dBm의 출력 전력을 보였다. 자동이득조절 기능은 15-20 dBm의 입력전력 변동에도 대해서, 출력전력이 63dBm 전후로 일정하게 유지하는 것을 확인하였다. 마지막으로 MIL-STD-810의 시험기준을 만족하는 높은 (55 ℃) / 낮은 (-40 ℃) 온도시험 프로파일을 이용한 온도시험을 통해 개발된 시스템의 신뢰성을 검증하였다. 개발된 SSPA는 경량, 고출력, 고이득, 안전기능, 낮은 수리비, 짧은 수리시간 등 측면에서 기존의 TWTA 증폭기보다 우수한 것을 확인하였다.

• 한국ITS학회 논문지
• /
• 제10권5호
• /
• pp.71-78
• /
• 2011

본 논문은 GaN HEMT (Gallium Nitride High Electron Mobility Transistor)를 이용하여 Class-J 모드를 적용한 고효율, 광대역 특성을 갖는 전력증폭기를 설계 및 제작하였다. 제안된 Class-J 모드 전력증폭기의 정합회로는 2차 고조파 임피던스가 리액턴스 성분만 갖도록 하였으며, 1.4 ~ 2.6 GHz 주파수대역내에서 연속파 (CW) 신호를 사용하여 $40{\pm}1$ dBm의 출력 전력과 50 % 이상의 전력부가효율 (Power-Added Efficiency, PAE) 및 60 % 이상의 드레인 효율 (Drain Efficiency, DE)이 측정되었다.

• ETRI Journal
• /
• 제19권2호
• /
• pp.35-47
• /
• 1997

A power amplifier operating at 3.3 V has been developed for CDMA/AMPS dual-mode cellular phones. It consists of linear GaAs power MESFET's, a new gate bias control circuit, and an output matching circuit which prevents the drain terminal of the second MESF from generating the harmonics. The relationship between the intermodulation distortion and the spectral regrowth of the power amplifier has been investigated with gate bias by using the two-tone test method and the adjacent channel leakage power ratio (ACPR) method of CDMA signals. The dissipation power of the power amplifier with a gate bias control circuit is minimized to below 1000 mW in the range of the low power levels while satisfying the ACPR of less than -26 dBc for CDMA mode. The ACPR of the power amplifier is measured to be -33 dBc at a high output power of 26 dBm.

• ETRI Journal
• /
• 제39권5호
• /
• pp.737-745
• /
• 2017

A 6-GHz-to-18-GHz monolithic nonuniform distributed power amplifier has been designed using the load modulation of increased series gate capacitance. This amplifier was implemented using a $0.25-{\mu}m$ AlGaN/GaN HEMT process on a SiC substrate. With the proposed load modulation, we enhanced the amplifier's simulated performance by 4.8 dB in output power, and by 13.1% in power-added efficiency (PAE) at the upper limit of the bandwidth, compared with an amplifier with uniform gate coupling capacitors. Under the pulse-mode condition of a $100-{\mu}s$ pulse period and a 10% duty cycle, the fabricated power amplifier showed a saturated output power of 39.5 dBm (9 W) to 40.4 dBm (11 W) with an associated PAE of 17% to 22%, and input/output return losses of more than 10 dB within 6 GHz to 18 GHz.

• ETRI Journal
• /
• 제33권5호
• /
• pp.679-688
• /
• 2011

A new discrete-amplitude pulse width modulation (DAPWM) scheme for a high-efficiency linear power amplifier is proposed. A radio frequency (RF) input signal is divided into an envelope and a phase modulated carrier. The low-frequency envelope is modulated so that it can be represented by a pulse whose area is proportional to its amplitude. The modulated pulse has at least two different pulse amplitude levels in order that the duty ratios of the pulse are kept large for small input. Then, an RF pulse train is generated by mixing the modulated envelope with the phase modulated carrier. The RF pulse train is amplified by a switching-mode power amplifier, and the original RF input signal is restored by a band pass filter. Because duty ratios of the RF pulse train are kept large in spite of a small input envelope, the DAPWM technique can reduce loss from harmonic components. Furthermore, it reduces filtering efforts required to suppress harmonic components. Simulations show that the overall efficiency of the pulsed power amplifier with DAPWM is about 60.3% for a mobile WiMax signal. This is approximately a 73% increase compared to a pulsed power amplifier with PWM.

• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.90-97
• /
• 2010

본 논문에서는 DT-CMOS(Dynamic Threshold voltage CMOS) 스위칭 소자와 DTMOS Error Amplifier를 사용한 고 효율 전원 제어 장치(PMIC)를 제안하였다. 높은 출력 전류에서 고 전력 효율을 얻기 위하여 PWM(Pulse Width Modulation) 제어 방식을 사용하여 PMIC를 구현하였으며, 낮은 온 저항을 갖는 DT-CMOS를 설계하여 도통 손실을 감소시켰다. 벅 컨버터(Buck converter) 제어 회로는 PWM 제어회로로 되어 있으며, 삼각파 발생기, 밴드갭 기준 전압 회로, DT-CMOS 오차 증폭기, 비교기가 하나의 블록으로 구성되어 있다. 제안된 DT-CMOS 오차증폭기는 72dB DC gain과 83.5위상 여유를 갖도록 설계하였다. DTMOS를 사용한 오차증폭기는 CMOS를 사용한 오차증폭기 보다 약 30%정도 파워 소비 감소를 보였다. Voltage-mode PWM 제어 회로와 낮은 온 저항을 스위칭 소자로 사용하여 구현한 DC-DC converter는 100mA 출력 전류에서 95%의 효율을 구현하였으며, 1mA이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다.

• 조명전기설비학회논문지
• /
• 제17권4호
• /
• pp.116-125
• /
• 2003

21세기에는 컴퓨터, 지상파방송, 위성방송, CATV 등의 모든 전기통신매체를 통합한 멀티미디어 TV가 출현할 것으로 예상되고 있다. 따라서 고전력 광대역 고주파수를 동시에 수용할 수 있는 디지털 텔레비전용 전기통신설비가 필요하다. 본 연구에서 제시한 모델은 2-tone 신호에 의한 일반적인 성능평가와 실제 시스템과 동일한 경우를 고찰하기 위한 8-VSB 신호를 사용하여 측정하고 분석 및 평가하였다. 이 결과 제시한 고전력증폭기는 디지털 텔레비전 옥·내외 송신 설비용 전기통신의 주요장치에서 요구되는 고전력, 광대역, 고주파수의 규격을 동시에 만족함을 확인하였다.