• 제목/요약/키워드: high speed mode

검색결과 1,015건 처리시간 0.032초

High Speed SD-OCT System Using GPU Accelerated Mode for in vivo Human Eye Imaging

  • Cho, Nam Hyun;Jung, Unsang;Kim, Suhwan;Jung, Woonggyu;Oh, Junghwan;Kang, Hyun Wook;Kim, Jeehyun
    • Journal of the Optical Society of Korea
    • /
    • 제17권1호
    • /
    • pp.68-72
    • /
    • 2013
  • We developed an SD-OCT (Spectral Domain-Optical Coherence Tomography) system which uses a GPU (Graphics Processing Unit) for processing. The image size from the SD-OCT system is $1024{\times}512$ and the speed is 110 frame/sec in real-time. K-domain linearization, FFT (Fast Fourier Transform), and log scaling were included in the GPU processing. The signal processing speed was about 62 ms using a CPU (Central Processing Unit) and 1.6 ms using a GPU, which is 39 times faster. We performed an in-vivo retinal scan, and reconstructed a 3D visualization based on C-scan images. As a result, there were minimal motion artifacts and we confirmed that tomograms of blood vessels, the optic nerve, and the optic disk are clearly identified. According to the results of this study, this SD-OCT can be applied to real-time 3D display technology, particularly auxiliary instruments for eye operations in ophthalmology.

고속전단시험의 표준화를 위한 Sn3.0Ag0.5Cu 솔더볼의 전단특성 (Shearing Characteristics of Sn3.0AgO.5Cu Solder Ball for Standardization of High Speed Shear Test)

  • 정도현;이영곤;정재필
    • 마이크로전자및패키징학회지
    • /
    • 제18권1호
    • /
    • pp.35-39
    • /
    • 2011
  • 고속전단시힘의 표준화를 위한 기초 연구의 일부로 Sn-3.0wt%Ag-0.5wt%Cu 솔더 볼의 고속전단특성에 대한 연구를 수행 하였다. 고속전단 시험편 제작을 위해 직경 450 ${\mu}m$의 솔더 볼을 FR4 PCB (Printed Circuit Board) 위에 장착한 후 $245^{\circ}C$ 온도에서 리플로 솔더링을 행하였다. PCB 상의 금속 패드로는 ENIG (Electroless Nickel/mmersion Gold, i.e Cu/Ni/Au)와 OSP (Organic Solderability Preservative, Cu 패드)를 사용하였다. 고속전단 속도는 0.5~3.0 m/s 범위, 전단 팁의 높이는 10~135 ${\mu}m$ 범위에서 변화시켰다. 실험결과로서, OSP 패드의 경우 전단 팁 높이 증가에 따라 연성 파괴가 증가하였으며, 전단속도 증가에 따라 연성파괴는 감소되었다. ENIG 패드의 경우에도 전단 팁 높이 증가에 따라 연성 파괴가 증가하였다. 전단 팁 높이 10 ${\mu}m$(볼 직경의 2%)는 패드 박리 파괴가 대부분이어서 전단파면 관찰에는 부적절한 높이였다. 고속전단에너지는 OSP 및 ENIG 패드 모두 전단 팁 높이 증가에 따라 증가하는 경향을 보였다.

FEGM을 이용한 자동차용 플라스틱의 진응력-변형률 선도 도출 (Determination of True Stress-Strain Curves of Auto-body Plastics Using FEGM)

  • 박충회;김진성;허훈;안창남;최석진
    • 한국소성가공학회:학술대회논문집
    • /
    • 한국소성가공학회 2009년도 추계학술대회 논문집
    • /
    • pp.223-226
    • /
    • 2009
  • The plastics are widely utilized in the inside of vehicles. The dynamic tensile characteristics of auto-body plastics are important in a prediction of deformation mode of the plastic component which undergoes the high speed deformation during car crash. This paper is concerned with the dynamic tensile characteristics of the auto-body plastics at intermediate strain rates. Quasi-static tensile tests were carried out at the strain rate ranged from 0.001/sec to 0.01/sec using the static tensile machine(Instron 5583). Dynamic tensile tests were carried out at the strain rate ranged from 0.1/sec to 100/sec using the high speed material testing machine developed. Conventional extensometry method is no longer available for plastics, since the deformation of plastic is accompanied with localized deformation. In this paper, quasi-static and dynamic tensile tests were performed using ASTM IV standard specimens with grids and images from a high speed camera were analyzed for strain measurement. True stress-strain relations and the actual strain rates at each deformation step were obtained by processing load data and deformation images, assuming the plastics to deform uniformly in each grid.

  • PDF

고속철도차량 갱웨이 통로연결막의 최적설계 (Optimal Design of Gangway Connections for the High Speed Railway Vehicle)

  • 김철수
    • 한국산학기술학회논문지
    • /
    • 제15권7호
    • /
    • pp.4087-4092
    • /
    • 2014
  • 관절형 고속철도차량 갱웨이 통로연결막은 객차 끝단부 사이에 다양한 회전각 변위하에 통로의 기밀을 유지하는 이중 주름구조 고무부품이다. 비선형구조해석결과로부터 본 부품의 심각한 작용하중조건 중의 하나는 차량기지내 작은 곡선반경의 인입선 통과시 발생하는 혼합모드(롤링+요잉)회전 각변위조건이다. 본 연구에서는 고속철도차량 통로연결막의 안전성 향상 연구일환으로서, 통로연결막의 단면형상에 대하여 SIMP 기법을 이용하여 최적설계를 수행하였다. 비선형 구조해석결과로부터 본 최적설계안의 최대 주변형률은 혼합모드 및 롤링모드하에서 기존모델보다 각각 68% 및 39% 감소함을 확인하였다.

Damage identification for high-speed railway truss arch bridge using fuzzy clustering analysis

  • Cao, Bao-Ya;Ding, You-Liang;Zhao, Han-Wei;Song, Yong-Sheng
    • Structural Monitoring and Maintenance
    • /
    • 제3권4호
    • /
    • pp.315-333
    • /
    • 2016
  • This study aims to perform damage identification for Da-Sheng-Guan (DSG) high-speed railway truss arch bridge using fuzzy clustering analysis. Firstly, structural health monitoring (SHM) system is established for the DSG Bridge. Long-term field monitoring strain data in 8 different cases caused by high-speed trains are taken as classification reference for other unknown cases. And finite element model (FEM) of DSG Bridge is established to simulate damage cases of the bridge. Then, effectiveness of one fuzzy clustering analysis method named transitive closure method and FEM results are verified using the monitoring strain data. Three standardization methods at the first step of fuzzy clustering transitive closure method are compared: extreme difference method, maximum method and non-standard method. At last, the fuzzy clustering method is taken to identify damage with different degrees and different locations. The results show that: non-standard method is the best for the data with the same dimension at the first step of fuzzy clustering analysis. Clustering result is the best when 8 carriage and 16 carriage train in the same line are in a category. For DSG Bridge, the damage is identified when the strain mode change caused by damage is more significant than it caused by different carriages. The corresponding critical damage degree called damage threshold varies with damage location and reduces with the increase of damage locations.

암호화를 적용한 위성 고속링크의 성능 분석 (Performance Analysis of the Satellite High Speed link applying the Encryption)

  • 황란미;정원호;여봉구;김승우;김기홍;박상현;양상운;임정석;김경석
    • 한국위성정보통신학회논문지
    • /
    • 제10권4호
    • /
    • pp.39-45
    • /
    • 2015
  • 위성통신은 상공에 있는 인공위성으로 통신하는 방식으로 고속 대용량 전송이 가능하며, 통신 구역이 넓다는 장점이 있는 반면 정보의 보안성이 없다는 단점이 있다. 이를 보완하기 위해 AES 암호화를 CTR과 CBC 모드를 적용하였다. 또한, 송신기와 수신기 사이에 나무나 건물 등의 장애물로 인해 발생하는 영향을 알아보기 위해 Markov chain을 이용하여 Blockage channel을 Urban과 Open 환경으로 구성하였다. 위성통신 고속링크 기반의 시뮬레이션을 통해 성능을 분석해 본 결과, 암호화를 적용한 경우 보안성은 보완되나 BER의 성능이 악화됨을 보였고, 장애물이 적은 Open 환경에서 장애물이 많은 Urban 환경보다 BER 성능이 향상됨을 확인하였다.

B-ISDN에서 Forward Error Correction을 이용한 오류제어 기법의 성능분석 (Performance Analysis of Error Control Techniques Using Forward Error Correction in B-ISDN)

  • 임효택
    • 한국통신학회논문지
    • /
    • 제24권9A호
    • /
    • pp.1372-1382
    • /
    • 1999
  • B-ISDN과 같은 초고속 네트워크에서 전송오류의 주요원인은 과잉밀집 상태에 있어서의 버퍼 오버플로우이며 이로 인해 셀손실을 야기한다. 기존의 통신 프로토콜은 손실된 패킷이나 전송에러들을 다루기 위해 ARQ와 같이 오류탐지와 재전송 기법을 사용하고 있으나 이러한 ARQ 방법들은 재전송으로 인한 전송 지연시간이 매우 크기 때문에 초고속 네트워크에서는 적합하지 않다. 따라서 본 논문은 이러한 문제를 줄이기 위하여 B-ISDN에서 Forward Error Correction(FEC)를 이용하여 셀손실 회복방법의 셀손실율을 수치적으로 분석하였다. FEC 기법은 Two-state Markov 모델인 셀손실 프로세스 모델을 기초한 성능평가에서 상당한 낮은 셀손실율을 나타내었으며 ATM 네트워크에 인터리빙의 적용은 버스티한 트래픽을 랜덤(random)하게 배열하게 함으로서 셀손실율을 개선할 수 있음을 보이고 있다. 이러한 요소들은 향후 오류제어 기법 설계시 고려해야 할 주요요소로 사용될 수 있다. 또한 IP-over-ATM 네트워크에서 신뢰성 있는 IP 패킷의 전달을 위하여 FEC 기법의 효과에 관한 성능을 분석하고 평가하였다. 본 성능평가의 결과로 FEC 기법은 IP-over-ATM 환경에\ulcorner 신뢰성이 있는 IP 전달을 위한 해결책을 제시한다.

  • PDF

전류모드 논리 회로 기반의 고속 디지털 회로 디자인 최적화 (Design Optimization of CML-Based High-Speed Digital Circuits)

  • 장익찬;김진태;김소영
    • 전자공학회논문지
    • /
    • 제51권11호
    • /
    • pp.57-65
    • /
    • 2014
  • 본 논문에서는 전류 모드 논리 회로들로 구현되는 고속 디지털 회로의 설계를 가능하게 하는 수식 기반의 자동화 설계 틀을 제시하고자 한다. 제안된 매크로 모델은 제약 기반의 최적화를 가능하게 하는 geometric programming에 호환 가능하며 이를 통해 시스템 레벨에서의 전력 소모 최적화를 가능하게 한다. 제안된 수식 기반의 자동화 설계 틀은 전류 모드 논리 회로고속 디지털 회로의 대표적인 종류 중 하나인 시리얼 링크 전송회로에 적용 되었다. 이를 통해, 사용자 정의 설계 사양에 따라 최적화를 수행하게 된다. 제안된 수식 기반의 자동화 설계 틀은 CMOS 45nm 와 90nm 각각 적용 되어 시리얼 링크 설계의 전력 소모 최적화를 수행하였으며, 이를 통해 각각의 공정 노드에 존재하는 최적의 전력 효율을 가지는 시리얼 링크의 데이터 스피드를 얻어 낼 수 있다.

모바일 디스플레이 디지털 인터페이스용 저전력 고속 수신기 회로의 설계 (Design of Low-Power and High-Speed Receiver for a Mobile Display Digital Interface)

  • 이천효;김정훈;이재형;김려연;윤용호;장지혜;강민철;이용진;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제13권7호
    • /
    • pp.1379-1385
    • /
    • 2009
  • 본 논문에서는 모바일 디스플레이 디지털 인터페이스용 저전력 고속 수신기 회로를 제안하였다. 새롭게 제안된 저전력 수신기 회로는 바이어스 전류인 싱크 전류와 소스 전류를 공급전압, 공정, 온도 및 공통 모드 입력 전압의 변 동에 대해 둔감하도록 설계되었다. 3.0V${\sim}$3.6V의 전원전압과 -40${\sim}$85$^{\circ}$C의 온도에서 450Mbps 이상의 고속 데이터 수신이 가능하다. 그리고 모의 실험결과 소모전류는500${\mu}$A 이하이다. 테스트 칩은 매그나칩 0.35${\mu}$m CMOS 공정을 이용하여 제작되었으며, 테스터 결과 데이터 수신기 회로와 데이터 복원 회로가 정상적으로 동작하는 것을 확인하였다.

64-비트 프로세서에서 AES 고속 구현 (High Speed AES Implementation on 64 bits Processors)

  • 정창호;박일환
    • 정보보호학회논문지
    • /
    • 제18권6A호
    • /
    • pp.51-61
    • /
    • 2008
  • 본 논문은 최근 많이 사용되는 64-비트 프로세서인 Intel Core2 프로세서와 AMD Athlon64 프로세서에서 AES 알고리즘을 고속 구현하는 기법을 제시한다. 먼저 EM64T 아키텍처의 Core2 프로세서는 메모리 접근 명령어 처리 효율이 연산 명령어 처리 효율보다 떨어진다. 때문에 메모리 접근 명령어의 비율이 높게 구성된 기존 AES 구현기법은 메모리 병목현상이 발생된다. 이에 메모리 접근 명령어 비율을 낮춘 부분 라운드키 기법을 제시한다. ECB 모드로 구현한 결과 Core2Duo 3.0 Ghz 프로세서에서 185 cycles/block, 2.0 Gbps의 성능을 보여주었다. 이 결과는 가장 빠르다고 알려진 bernstein 코드보다 35 cycles/block 빠르다. 한편 AMD64 아키텍처의 Athlon64 프로세서에서는 명령어 디코딩 과정에서 발생하는 병목현상을 제거하므로써 속도를 향상시켰다. 그 결과 Athlon64 프로세서에서 170 cycles/block의 성능을 나타났다. 이는 가장 빠르다고 알려진 Matsui의 비공개 코드와 성능이 동일하다.