Journal of the Institute of Electronics and Information Engineers (전자공학회논문지)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지
DOI QR코드

DOI QR Code

Design Optimization of CML-Based High-Speed Digital Circuits

전류모드 논리 회로 기반의 고속 디지털 회로 디자인 최적화

  • Jang, Ikchan (College of Information and Communication Engineering, Sungkyunkwan University) ;
  • Kim, Jintae (Department of Electronics Engineering, Konkuk University) ;
  • Kim, SoYoung (College of Information and Communication Engineering, Sungkyunkwan University)
  • 장익찬 (성균관대학교 정보통신대학) ;
  • 김진태 (건국대학교 전자공학부) ;
  • 김소영 (성균관대학교 정보통신대학)
  • Received : 2014.08.08
  • Accepted : 2014.11.01
  • Published : 2014.11.25
Download PDF
⟨ Previous Next ⟩

Abstract

This paper presents a framework that is based on a reconfigurable macro-model of current-mode logic (CML) high-speed digital circuits enabling equation-based design optimization. The proposed macro-model is compatible with geometric programming, thereby enabling constraint-driven top-level power optimization. The proposed optimization framework is applied to a design of CML based serial-link transmitter with user-defined design specifications as an example of high speed digital circuits using 45nm and 90nm CMOS technology. The proposed optimization framework can derive a design with optimal power efficiency for given transistor technology nodes.

본 논문에서는 전류 모드 논리 회로들로 구현되는 고속 디지털 회로의 설계를 가능하게 하는 수식 기반의 자동화 설계 틀을 제시하고자 한다. 제안된 매크로 모델은 제약 기반의 최적화를 가능하게 하는 geometric programming에 호환 가능하며 이를 통해 시스템 레벨에서의 전력 소모 최적화를 가능하게 한다. 제안된 수식 기반의 자동화 설계 틀은 전류 모드 논리 회로고속 디지털 회로의 대표적인 종류 중 하나인 시리얼 링크 전송회로에 적용 되었다. 이를 통해, 사용자 정의 설계 사양에 따라 최적화를 수행하게 된다. 제안된 수식 기반의 자동화 설계 틀은 CMOS 45nm 와 90nm 각각 적용 되어 시리얼 링크 설계의 전력 소모 최적화를 수행하였으며, 이를 통해 각각의 공정 노드에 존재하는 최적의 전력 효율을 가지는 시리얼 링크의 데이터 스피드를 얻어 낼 수 있다.

Keywords

References

  1. J. Ku, B. Bae, and Jongsun Kim, "A 13-Gbps Low-swing Low-power Near-ground Signaling Transceiver," Journal of the Institute of Electronics and Information Engineers, 51(4):49-58, Apr. 2014.
  2. H. Hatamkhani, F. Lambrecht, V. Stojanovic, and C. K. Ken Yang, "Power-centric design of high-speed I/Os," Proc, 43rd ACM/IEEE Design Automation Conf., 867-872, Jul 2006.
  3. A. Palaniappan and S. Palermo, "A Design Methodology for Power Efficiency Optimization of High-Speed Equalized Electrical I/O Architectures," IEEE Trans. Very Large-Scale Integr.(VLSI) Syst.., 21(8): 1421-1431, Aug 2013. https://doi.org/10.1109/TVLSI.2012.2211628
  4. M. Hershenson, S. Boyd, and T. H. Lee, "Optimal design of a CMOS op-amp via geometric programming," IEEE Trans. Comput.-Aided Design, 20(1): 1-21, Jan 2001. https://doi.org/10.1109/43.905671
  5. D. Colleran, C. Portmann, A. Hassibi, C. Crusius, S. Mohan, S. Boyd, T. H. Lee, and M. Hershenson , "Optimization of phase-locked loop circuits via geometric programming," Proc. IEEE Custom Integrated Circuits Conference, 2003., 377-380, Sep 2003
  6. Sang Dae You, "Design of CMOS Op Amps Using Adaptive Modeling of Transistor Parameters" Journal of Semiconductor Technology and Science, 12(1): 75-87, 2012 https://doi.org/10.5573/JSTS.2012.12.1.75
  7. S. Boyd and L. Vandenberghe, Convex Optimization. Cambridge University Press, 2003
  8. J. Kim, L. Vandenberghe, and C. K. Ken Yang, "Convex piecewise-linear modeling method for circuit optimization via geometric programming," IEEE Trans. Comput.-Aided Designs, 29(11): 1823-1827, Nov 2010. https://doi.org/10.1109/TCAD.2010.2053151
  9. J. Kim, "A convex macromodeling of dynamic comparator for analog circuit synthesis," Analog Integrated Circuit and Signal Processing, 77(2):299-305, Nov 2013 https://doi.org/10.1007/s10470-013-0181-0
  10. S. Bruma, "Impact of on-chip process variation on MCML performance," Proc. IEEE Int. Systems-on-Chip Conference. Sep. 2003, pp.135-140
  11. H. Hassan, M. Anis, and M. Elmarsry, "MOS current mode circuits: Analysis, Design and Variability", IEEE Trans. Very Large-Scale Integr.(VLSI) Syst., 13(8):885-898, Aug 2005. https://doi.org/10.1109/TVLSI.2005.853609
  12. J. C. Lee and J. Y. Jeong "Design Method of Current Mode Logic Gates for High Performance LTPS TFT Digital Circuits" Journal of the Institute of Electronics and Information Engineers, 44(9):54-58, Sep 2007