• 한국전자파학회논문지
• /
• 제15권2호
• /
• pp.178-182
• /
• 2004

본 논문에서는 90$^{\circ}$ 하이브리드 결합기에 저역통과 여파기 특성을 결합하여 전력분배와 하모닉 저지특성효과를 보여주고 있다. 일반적인 90$^{\circ}$ 하이브리드 결합기는 위상차를 갖고 전력을 분배, 합성하는 데에만 쓰이고 있기 때문에 비선형 소자와 결합함으로써 생기는 하모닉 성분을 억제하려면 여파기를 따로 설계해야 하는 단점이 있다. 그래서 본 논문에서는 90$^{\circ}$ 하이브리드 결합기에 저역통과 여파기 특성을 결합함으로써 위상차와 전력분배는 물론 여파기 특성인 감쇠효과를 이용하여 하모닉 성분을 크게 감소시킬 수 있는 구조를 제시하였다.

• 한국전자파학회논문지
• /
• 제27권5호
• /
• pp.424-429
• /
• 2016

본 논문은 인공전송선로 중 하나인 LUC(Low-pass filter Unit Cell)을 이용한 이중모드 링-공진기 대역통과 여파기를 제안한다. 기존의 링 공진기 대역통과 여파기는 한 파장 링 공진기를 기반으로 설계하므로 소형화에 어려움이 있고, 정수배 파장의 고조파로 인한 원치 않는 동작의 문제점이 있다. 저역통과 특성을 지닌 인공전송선로 중 하나인 LUC를 이용하여 링-공진기를 구성함으로써 소형화와 고조파 저지 특성을 구현하였다. 링-공진기와 입력 및 출력 단의 인터디지탈 결합선로 인버터를 이용하여 2단 대역통과 여파기를 설계 및 제작하였다. 제작된 여파기는 이중모드, UWB 전 대역저지, 날카로운 스커트 특성을 나타냈으며, 기존의 링-공진기 대역통과 여파기의 링 면적을 약 60 % 감소시켰다.

• Journal of Electrical Engineering and Technology
• /
• 제10권5호
• /
• pp.2018-2030
• /
• 2015

A two stage ac drive configuration consisting of a single-phase line commutated rectifier and a three-phase voltage source inverter (VSI) is very common in low and medium power applications. The deterministic pulse width modulation (PWM) methods like sinusoidal PWM (SPWM) could not be considered as an ideal choice for modern drives since they result mechanical vibration and acoustic noise, and limit the application scope. This is due to the incapability of the deterministic PWM strategies in sprawling the harmonic power. The random PWM (RPWM) approaches could solve this issue by creating continuous harmonic profile instead of discrete clusters of dominant harmonics. Insufficient filtering at dc link results in the amplitude distortion of the input dc voltage to the VSI and has the most significant impact on the spectral errors (difference between theoretical and practical spectra). It is obvious that the sprawling effect of RPWM undoubtedly influenced by input fluctuation and the discrete harmonic clusters may reappear. The influence of dc link fluctuation on harmonics and their spreading effect in the VSI remains invalidated. A case study is done with four different filter capacitor values in this paper and results are compared with the constant dc input operation. This paper also proposes an ingenious RPWM, a ripple dosed sinusoidal reference-random carrier PWM (RDSRRCPWM), which has the innate capacity of suppressing the effect of input fluctuation in the output than the other modern PWM methods. MATLAB based simulation study reveals the fundamental component, total harmonic distortion (THD) and harmonic spread factor (HSF) for various modulation indices. The non-ideal dc link is managed well with the developed RDSRRCPWM applied to the VSI and tested in a proto type VSI using the field programmable gate array (FPGA).

• 한국전자파학회논문지
• /
• 제18권2호
• /
• pp.118-125
• /
• 2007

본 논문에서는 평행 결합 버섯 구조를 이용하여 대역 통과 필터의 고조파 성분을 제거하였다. Double positive(DPS)전송 선로인 마이크로스트립 라인과double negative(DNG)전송 선로인 버섯 구조 사이에서는 격리된 마이크로스트립 라인과 버섯 구조의 교차되는 분산 곡선 주파수 대역에서 강한 결합이 복소 전파 상수로 인해서 발생한다. 교차되는 분산 곡선 주파수에서 강한 결합으로 인하여 전파가 전파를 하지 못하기 때문에 이와 같은 구조는 대역 저지 필터로 이용할 수 있는 것이다. 제안된 대역 저지 필터는 공진기를 이용한 형태가 아니라 평행 결합 전송 선로를 이용하였기 때문에 넓은 대역폭을 가지고 DPS와 DNG 전송 선로 사이의 강한 결합으로 인해서 소형화에 유리하다는 장점을 가지고 있다. 본 논문에서는 중심 주파수 4 GHz, 3 dB fractional 대역폭은 40%인 평행 결합 대역 저지 필터를 설계하였고, 이를 두 가지 종류의 대역 통과 필터의 고조파 모드를 억제하는데 이용하였다.

• Journal of Power Electronics
• /
• 제18권5호
• /
• pp.1523-1535
• /
• 2018

High-performance Phase-Locked Loops (PLLs) are critical for grid synchronization in grid-tied power electronic applications. In this paper, a new single-phase All Digital Phase-Locked Loop (ADPLL) is proposed. It features fast transient response and good robustness under distorted grid conditions. It is designed for Field Programmable Gate Array (FPGA) implementation. As a result, a high sampling frequency of 1MHz can be obtained. In addition, a new OSG is adopted to track the power frequency, improve the harmonic rejection and remove the dc offset. Unlike previous methods, it avoids extra feedback loop, which results in an enlarged system bandwidth, enhanced stability and improved dynamic performance. In this case, a new parameter optimization method with consideration of loop delay is employed to achieve a fast dynamic response and guarantee accuracy. The Phase Detector (PD) and Voltage Controlled Oscillator (VCO) are realized by a Coordinate Rotation Digital Computer (CORDIC) algorithm and a Direct Digital Synthesis (DDS) block, respectively. The whole PLL system is finally produced on a FPGA. A theoretical analysis and experiments under various distorted grid conditions, including voltage sag, phase jump, frequency step, harmonics distortion, dc offset and combined disturbances, are also presented to verify the fast dynamic response and good robustness of the ADPLL.

• Journal of Power Electronics
• /
• 제13권5호
• /
• pp.806-813
• /
• 2013

This paper aims to compare the performance of three phase induction motor drives using Five Leg Inverter (FLI) and Three Leg Inverter (TLI) configurations. An Indirect Field Oriented Control (IFOC) method using a TLI is well established and incorporated for high performance speed drives in various industries. The FLI dual motor drive system on the other hand shows good workability in the independent control of two induction motor drives simultaneously. In this experiment, the IFOC method is utilized for both drive systems, and Space Vector Pulse Width Modulation (SVPWM) is used to generate pulses for both inverters. For the FLI, the Double Zero Sequence (DZS) Injection technique is used to generate the modulation signal. The complete experiment setup is done by using a DSpace 1103 controller board. The individual motor performances are analyzed using similar schemes, equipment setups and controller parameter values. The results show similar speed performance response capability between the single motor operation using a TLI system and the two motor operation using a FLI system based on the variable speed range either in forward or reverse operation. They also show similar load rejection abilities. However, the single motor with a TLI has a better power quality aspect such as ripple current and total harmonics distortion (THD).

• 항공우주기술
• /
• 제3권2호
• /
• pp.104-115
• /
• 2004

본 논문에서는 FTS 수신기(Receiver)의 기저대역(Baseband)부에 적용되어 신호에 포함되는 불필요한 잡음성분을 제거하기 위한 용도의 저역통과필터(Low-Pass Filter)와 톤(Tone)신호를 검출해 내기 위한 톤 필터로 적용 가능한 여러 종류의 필터에 대해 고찰하였고, 이를 바탕으로 Simulation을 통해 적용 가능성을 검토하였다. 서로 다른 형태의 필터는 각각의 목적과 용도에 따라 특성의 차이가 있으므로 어느 하나의 필터 특성이 좋다는 절대적인 기준은 없고 적용하려는 목적과 성능의 필요성에 따라 필터의 형태가 결정되는 상대적인 기준에 의해 결정되게 된다. 이에 따라 본 논문에서는 적용되는 부품 소자의 수를 줄여 무게의 경량화와 소형화를 얻으면서도 요구하는 성능을 만족시킬 수 있는 최적의 필터형태를 제시하였다.

• 한국초전도학회:학술대회논문집
• /
• 한국초전도학회 2000년도 High Temperature Superconductivity Vol.X
• /
• pp.193-196
• /
• 2000

A new type low-pass filter design method based on a coupled line and transmission line theory is proposed to suppress harmonics by attenuation poles in the stop band. The design formula are derived using the equivalent circuit of a coupled transmission line. The new low-pass filter structure is shown to have attractive properties such as compact size, wide stop band range and low insertion loss. The seventh-order low-pass filter designed by present method has a cutoff frequency of 0.9 CHz with a 0.01 dB ripple level. The coupled line type low-pass filter with strip line configuration was fabricated by using a high-temperature superconducting (HTS : YBa$_2$Cu$_3$O$_{7-{\delta}}$ thin film on MgO(100) substrate. Since the HTS coupled tine type low-pass filter was proposed with five attenuation poles in stop band such as 1.8, 2.5, 4, 5.5, 6.2 GHz. The fabricated low-pass filter has improved the attenuation characteristics up to seven times of the cutoff frequency.

• 한국전자파학회논문지
• /
• 제10권3호
• /
• pp.368-377
• /
• 1999

본 연구에서는 차세대 이동통신인 2 GHz 광대역 CDMA 송신기를 설계, 제작하였다. 변조방식으로는 QPSK방식보다 전력효율이 우수한 등포락선 특성을 갖는 CC-OQPSK 변조기를 ASIC화가 용이한 FPGA 회로로 구현하였다. 송신기를 제작하여 측정한 결과, 이중변환방식의 중간주파수단은 1차 변화주파수 240 MHz에서 우수한 고조파 제거특성과 20dB의 이득을 얻었다. 2단 RF증폭기는 1.9GHz대역에서 17dB의 이득을 가지며 이때의 채널 출력전력은 +21.14dBm이었다. 본 연구에서 제작한 송신기의 전기적 특성은 설계기준으로 설정한 2GHz대을 위한 W-CDMA 송신기의 규격을 만족함을 확인하였다.

• Journal of electromagnetic engineering and science
• /
• 제13권2호
• /
• pp.93-103
• /
• 2013

This paper presented a novel approach for the design of a tunable dual-band bandpass filter (BPF) with independently tunable passband center frequencies and bandwidths. The newly proposed dual-band filter principally comprised two dual-mode single band filters using common input/output lines. Each single BPF was realized using a varactor-loaded transmission line resonator. To suppress the harmonics over a broad bandwidth, a defected ground structure was used at the input/output feeding lines. From the experimental results, it was found that the proposed filter exhibited the first passband center frequency tunable range from 1.48 to 1.8 GHz with a 3-dB fractional bandwidth (FBW) variation from 5.76% to 8.55%, while the second passband center's frequency tunable range was 2.40 to 2.88 GHz with a 3-dB FBW variation from 8.28% to 12.42%. The measured results of the proposed filters showed a rejection level of 19 dB up to more than 10 times the highest center frequency of the first passband.