

2 GHz대 W-CDMA 송신기의 설계 및 제작

Design and Implementation of W-CDMA Transmitter for 2 GHz Band

이승대* · 백주기** · 이병선*** · 방성일** · 전년강**

Seung-Dae Lee* · Joo-ki Baek** · Byung-Sun Lee*** · Sung-il Bang** · Young-kang Chin***

요 약

본 연구에서는 차세대 이동통신인 2 GHz 광대역 CDMA 송신기를 설계, 제작하였다. 변조방식으로는 QPSK 방식보다 전력효율이 우수한 등포락선 특성을 갖는 CC-OQPSK 변조기를 ASIC화가 용이한 FPGA 회로로 구현하였다. 송신기를 제작하여 측정한 결과, 이중변환방식의 중간주파수단은 1차 변환주파수 240 MHz에서 우수한 고조파 제거특성과 20 dB의 이득을 얻었다. 2단 RF증폭기는 1.9 GHz대역에서 17 dB의 이득을 가지며 이때의 채널 출력전력은 +21.14 dBm이었다. 본 연구에서 제작한 송신기의 전기적 특성은 설계기준으로 설정한 2 GHz 대을 위한 W-CDMA 송신기의 규격을 만족함을 확인하였다.

Abstract

In this paper, the wide-band CDMA transmitter for 2 GHz band is designed and implemented. The CC-OQPSK implemented as ASIC has better spectral and power efficiency than the conventional QPSK system because it has constant envelope characteristics. Good harmonics rejection characteristics and gain of 20 dB are shown on the intermediate frequency stage using double-conversion scheme. The output power of two-stage RF amplifier is +21.14 dBm in 1.9 GHz band. It is confirmed that the electrical characteristics of the transmitter satisfy with required the specification of the wide-band CDMA transmitter for 2 GHz band.

I. 서 론

광대역 CDMA(wide-band code division multiple access) 시스템은 개인휴대통신(PCS : personal communication service)의 표준안 중의 하나로써 음성, 데이터 및 영상서비스 등을 이동통신망에서 자

유로이 제공하는 것을 목표로 하고 있다. 또한 광대역 CDMA방식은 기존의 협대역 CDMA방식에 비해 용량이 매우 크고, 마이크로셀(microcell)환경에 적합하며 미래공중육상이동통신망(FPLMTS : future public land mobile telecommunication system)으로 발전 가능한 무선접속방식으로 각광 받고 있다. 현재 IMT-2000(international mobile telecommunication-

*남서울대학교 전자공학과(Dept. of Electronics Engineering Narmseoul University)

**단국대학교 전자공학과(Dept. of Electronics Engineering Dankook University)

***김포대학 전자과(Dept. of Electronics, Kimpo College)

· 논문 번호 : 981124-120

· 수정완료일자 : 1999년 4월 3일

2000)을 위한 역방향 채널의 주파수 대역은 1885 MHz에서 2025 MHz로 WARC-92(world administration radio conference)에서 전 세계적으로 할당하였다. 국내에서는 통신사업자와 제조업체들이 협력하여 W-CDMA방식의 IMT-2000을 개발 중에 있다. 연구개발에 할당된 역방향 채널의 주파수대역은 1885 MHz에서 1945 MHz로 60 MHz의 대역을 가지며, 1 FA(frequency assignment)는 5 MHz이다. 이와 같이 제한된 대역폭에서 멀티미디어 서비스와 같은 많은 용량의 데이터를 처리하기 위해서는 스펙트럼효율(bps/Hz)이 우수한 선형변조방식을 사용해야 한다^{[1]~[5]}.

최근 국내에서 연구중인 W-CDMA의 변조방식도 선형변조방식의 일종인 QPSK(quadrature phase shift keying)방식을 적용하기 위해 많은 연구가 진행되고 있다. 그러나 확산된 신호를 QPSK로 변조할 경우 side lobe가 발생하며 이를 줄이기 위해 RF 증폭기에 6~9 dB의 OBO(output back off)가 요구되므로 전력효율이 떨어지게 된다^[1]. 또한 QPSK변조방식은 높은 선형성을 유지하기 위해서 전력효율이 낮은 A급 증폭기를 사용해야만 한다. 이러한 문제점을 해결하기 위해서는 비선형 증폭기를 선형화하여 전력효율을 높이고자 하는 연구가 활발하게 진행되어 왔다^[6].

하지만 비선형 증폭기는 등포락선(constant envelope)이 아닌 신호에 대해서 side lobe를 증가시킨다는 단점을 가지고 있다. 이러한 심각한 왜곡의 발생을 억제하기 위해서는 피변조신호를 등포락선 특성을 갖도록 함으로써 왜곡을 줄일 수 있다. DJ-FQPSK(double jump filtered-FQPSK)는 스펙트럼 효율은 많이 개선했지만 복잡한 24차의 위상 등화기를 필요로 하기 때문에 전반적인 시스템이 복잡해지는 단점이 있다^[3].

본 연구에서는 OQPSK(offset QPSK)변조방식에 Feher가 제안한 상호상관기법(cross correlation method)을 적용하여 새로운 형태의 CC-OQPSK변조시스템을 구현하였다. 또한 이중변환방식의 중간

주파수단과 RF 증폭단의 특성을 제시하였고, 제작한 송신기의 전기적 특성을 설계기준으로 설정한 2 GHz 대역의 W-CDMA송신기 규격을 만족하도록 하였다.

II. 송신기의 설계 및 제작

설계 규격은 SK 텔레콤의 2 GHz 대역의 W-CDMA 송신규격을 참조하여 다음과 같이 정하였다.

표 1. 2 GHz 대역의 W-CDMA 송신기 규격.

Table 1. W-CDMA transmitter specifications of 2 GHz band.

중심주파수	1.9275 GHz		
채널 대역폭	5 MHz		
주파수 허용치	±2.5 ppm		
변조방식	CC-OQPSK		
chip rate	4.608 Mcps		
출력전력	+20 dBm		
전력제어 범위	50 dB		
스피리어스 방사	<td>송신대역 대역 외</td> <td>-35 dBc/5 MHz -63 dBm</td>	송신대역 대역 외	-35 dBc/5 MHz -63 dBm

그림 1은 2 GHz 대역의 W-CDMA 송신기의 전체 블록도이다.

2-1 CC-OQPSK 변조기의 설계 및 제작

CC-OQPSK는 그림 2와 같이 구성된다^[7].

변조기에 입력된 랜덤신호는 직/병렬 변환기에서 I-채널과 Q-채널로 나뉘어진다. I-채널의 신호는 그대로 쉬프트 레지스터에 저장되고 Q-채널의 신호는 PN코드 신호가 I-채널과 Q-채널로 분리되었을 때 Q-채널에 입력된 비트($T_b = T_s/2$)만큼 지연된 후에 쉬프트 레지스터에 저장된다.




그림 1. W-CDMA 송신기 블럭도

Fig. 1. Block diagram of W-CDMA transmitter.




그림 2. CC-OQPSK 변조기

Fig. 2. CC-OQPSK Modulator.

IIF(intersymbol and jitter free)의 세부블럭도는 그림 3과 같다. 신호 중 3비트가 모두 저장되고 다른 채널의 상태에 따라 결정되는 1비트를 포함한 4비트에 의해서 상호상관기내의 ROM table에 미리 저장되어 있는 파형 중 하나가 선택되도록 한다. 본 연구에서는 식 (1)을 이용하여 등포락선을 가지는 CC-OQPSK 변조기를 구현하기 위하여였다.

$$w_1 = \sqrt{1 - (\alpha \times \cos(\pi t / T_s))^2},$$

$$0 \leq t < \frac{T_s}{2} \quad (1a)$$

$$w_2 = \sqrt{1 - (\alpha \times \sin(\pi t / T_s))^2},$$

$$0 \leq t < \frac{T_s}{2} \quad (1b)$$




그림 3. CC-OQPSK 변조기 I-채널 세부 블럭도

Fig. 3. Detail block diagram of CC-OQPSK modulator I-channel.

$$w_3 = -\sqrt{1 - (\alpha \times \cos(\pi t / T_s))^2},$$

$$0 \leq t < \frac{T_s}{2} \quad (1c)$$

$$w_4 = -\sqrt{1 - (\alpha \times \sin(\pi t / T_s))^2},$$

$$0 \leq t < \frac{T_s}{2} \quad (1d)$$

이러한 신호파형들은 신호열의 상태에 따라서 sine, cosine, $\alpha \times$ sine, $\alpha \times$ cosine함수 및 식 (1)을 도입하여 Q-채널의 상태에 따라 I-채널에서의 생성 가능한 16가지의 파형을 만들 수 있으며 여기서 $\alpha = 0.707$ 일 때 등포락선이 된다. 식 (1)에 의

표 2. CC-OQPSK ($\alpha = 1/\sqrt{2}$)의 ROM table

Table 2. ROM table of CC-OQPSK.

A4-A7 \ A2-A0	000	001	010	011	100	101	110	111
0000	37	31	18	6	1	6	18	31
0001	37	31	18	6	1	11	38	79
0010	128	177	218	245	255	245	218	177
0011	128	177	218	245	255	250	238	225
0100	128	79	38	11	1	6	18	31
0101	128	79	38	11	1	11	38	79
0110	219	225	238	250	255	245	218	177
0111	219	225	238	250	255	250	238	225
1000	39	39	39	39	39	39	39	39
1001	39	39	39	39	39	46	65	94
1010	128	162	191	210	217	210	191	162
1011	128	162	191	210	217	217	217	217
1100	128	94	65	46	39	39	39	39
1101	128	94	65	46	39	46	65	94
1110	217	217	217	217	217	210	191	162
1111	217	217	217	217	217	217	217	217

해 생성된 파형이 선택되는 동시에 하위 3비트는 카운터에 의해서 18.432 Mbps(입력신호의 8배)의 클럭속도로 0에서 7까지 카운트하며 표 2와 같이 ROM table에 저장되어 있는 각 파형에 대한 8비트 샘플 값을 출력한다. D/A 변환기는 ROM의 출력에 따라 127을 기준으로 하고 0에서부터 256 레벨의 신호를 출력한다. FPGA회로에서는 36.864 Mbps의 시스템클럭을 8분주하여 32단으로 구성된 PN코드발생기에 의해서 4.608 Mcps의 PN코드를 발생시킨다. 발생된 PN코드는 직/병렬회로를 이용해서 각각 2.304 Mbps의 I-채널과 Q-채널로 나누어 ROM의 파형 선택을 위해 쉬프트 레지스터에 저장된다. LPF는 D/A 변환기에서 출력된 고주파 성분을 걸러내어 파형에서 계단파 모양을 제거하




그림 4. CC-OQPSK의 송신신호의 눈패턴

Fig. 4. Eye pattern of transmitter signal in CC-OQPSK.

는 역할을 한다. 여기서 사용한 LPF는 군지연(group delay)이 $434 \text{ ns} (=1/T_s)$ 를 초과하지 않도록 설계하였다.

그림 4는 주파수 합성기의 출력으로부터 얻은 36.864 Mbps의 클럭을 이용하여 발생시킨 PN코드 4.608 Mbps의 신호를 인가하였을 때 CC-OQPSK 변조단에 출력된 신호의 눈패턴이다^[8]. 그림 4에 보인 바와 같이 잡음 여유도가 충분하므로 OQPSK 변조기로 사용할 수 있다.

변조기의 스펙트럼특성을 확인하기 위하여 변조기의 끝단에 LPF를 삽입하여 고조파 성분(harmonic)을 제거하고 IF 증폭기를 사용하여 증폭하였다.

변조단에 인가된 LO의 측정된 스펙트럼은 그림 7과 같다. 여기서 중심주파수는 175 MHz이다. 변조기의 출력단에 적용시킨 IF 증폭기는 VAM-6 ($G=20 \text{ dB}$, $\text{OP1 dB}=2 \text{ dBm}$, $I=15 \text{ mA}$)을 이용하였다. 그림 5는 본 연구에서 제작한 CC-OQPSK 변조기의 전력 스펙트럼을 측정한 것이고 그림 6는 기존의 QPSK의 전력 스펙트럼을 측정한 것이다. 이 변조기의 설계규격은 SK 텔레콤의 2 GHz대 W-CDMA 송신구격을 참조하였으며 채널대역폭은 5 MHz이다. 그림 5와 6에서 측정된 스펙트럼 위의 선은 각각의 스펙트럼의 형태를 선으로 나타낸 것이다. 중심주파수 175 MHz를 중심으로 대역폭 5 MHz




그림 5. CC-OQPSK변조기 출력 스펙트럼

Fig. 5. Output spectrum of CC-OQPSK modulator.




그림 6. QPSK변조기 출력 스펙트럼

Fig. 6. Output spectrum of QPSK modulator.

내에서 스펙트럼 효율은 그림 6에 보인 기준의 QPSK 방식보다 스펙트럼효율이 우수하다. 여기에서 적용된 QPSK 변조방식의 펄스성형은 2승 여현 필터를 사용했다. 따라서 본 연구에서 제작한 CC-OQPSK가 ISI가 적으며 등포락선의 특성을 가지고 있기 때문에 비선형증폭을 했을 경우 전력효율이 우수하다는 것을 예측할 수 있다.

III. 주파수 합성기의 설계 및 제작

주파수합성기에서 기준주파수 발진기는 전압조정이 가능하고 온도에 영향이 적은 VCTCXO를 이용하고 PLL IC는 National Semiconductor사의 LMX-2330과 LMX-2332를 이용하여 Locking 주




그림 7. HP8593E로 측정한 MOD-LO 스펙트럼

Fig. 7. Measured MOD-LO spectrum using HP8593E.

파수를 Programming 하였다.

VCO 설계시 36.864 MHz와 175 MHz의 주파수는 colpitts 형태를 이용하여 발진기를 설계하였으며 415 MHz와 2167.5 MHz의 주파수는 쌍신사의 제품을 이용하여 발진시켰다. Loop filter는 3차 passive filter로 설계하였다^[9]. 위상잡음은 전체 신호전력에 대해 반송파(carrier)로부터 100 Hz만큼 떨어진 주파수에서의 1 Hz 대역폭에 대한 위상잡음의 비율로 정의된다^[10]. 그림 7은 HP8593E로 측정한 MOD-LO단의 스펙트럼이다.

3-1 주파수 편차

주파수 합성기의 기준주파수로 사용하는 crystal oscillator는 온도, 전원, 부하, 경년 변화 등의 영향에 따라 주파수 편이를 가진다. 일반적으로 기지국은 $\pm 0.1 \text{ ppm}$ 의 주파수 편이를 갖는 OCXO(oven control X-tal oscillator)를 사용하고 단말기는 AFC (automatic frequency control)를 사용하여 기지국과 동기를 맞추기 위해 전압가변 온도보상 크리스탈 발진기(VCTCXO : voltage control temperature compensate X-tal oscillator)를 사용하였다. 주파수 편이의 단위는 ppm(part per million)으로 나타낸다. 앞의 RF_LO의 측정결과를 보면 이론상의

PLL의 출력주파수는 2.1675 GHz이지만 실제 출력 주파수는 2.16749935 GHz로 650 Hz(-0.3 ppm) 주파수 천이 되었으나 단말기의 주파수 편이 ± 2.5 ppm을 만족함을 알 수 있다.

3-2 Locking 시간의 측정




그림 8. Locking 시간 측정방법

Fig. 8. Measurement method of locking time.

Locking 시간은 제어신호가 인가된 후 PLL의 출력이 원하는 주파수의 일정 범위 내에 들어서 안정되기까지의 시간으로서 루프필터의 대역폭과 밀접한 관계가 있다. 본 연구에서는 RF_LO (2.1675 GHz)를 그림 8과 같은 방법으로 스펙트럼 분석기를 이용하여 측정하였다. 그림 8의 측정방법을 통하여 제작한 주파수합성기는 1.275 msec의 locking을 가지므로 일반적인 단말기의 locking 시간인 2 msec 이내임을 확인하였다.




그림 9. Locking 시간 측정결과

Fig. 9. Measurement result of locking time.

IV. RF 증폭기 설계 및 제작

RF 증폭기는 전력소모가 매우 크므로 단말기의 사용시간을 크게 좌우한다. 전력소모를 줄이기 위해서는 전력소모가 적은 소자를 사용해야 한다. 증폭기의 전력효율은

$$\eta = \frac{P_{AC}}{P_{DC}} \times 100 \% \quad (2)$$

로 정의된다. 여기서 P_{AC} 는 출력전력이고 P_{DC} 는 FET인 경우 $V_{DS} \times I_D$ 이며 BJT인 경우 $V_{CE} \times I_C$ 이다. 본 연구에서는 PM2112를 사용해서 RF증폭기를 설계하였다. PM2112는 $V_{DS} = 3.0 V$, $I_{DS} = 450$ mA의 바이어스 조건을 가지므로 단말기의 전력증폭기로 이용할 수 있다. 설계시 데이터북에 주어진 S 파라미터를 가지고 Libra scout를 이용해서 중심주파수 2.1675 GHz에서의 S 파라미터를 추출하였으며 그 결과는 표 3에 보였다.

이때 증폭기의 입·출력 안정원은 그림 10과 같다. 안정영역에서 Γ_S 와 Γ_L 을 선정하고 최대가용이득을 갖도록 설계했다. 입·출력 정합은 안정한 증폭을 위해 balanced stub 이용하여 설계하였다. PM2112는 1.5 GHz에서 안정계수가 $K = -0.4$ 로 불안정 영역이 매우 넓기 때문에 발진하지 않도록 설계해야 한다. 보다 높은 1 dB compression point를 갖는 증폭기를 설계하려면 load pull 방법에 의한 파라미터를 추출해야 하지만 본 논문에서는 S 파라미터를 이용해서 실제하였다.

그림 12는 RF증폭기의 Libra 회로도이다. 이 회로에서 입력측의 병렬저항 51Ω 은 1.5 GHz에서 발진하지 않고 증폭하도록 하기 위해 매칭회로에 포함시켰으며 시뮬레이션 상에서는 안정계수 K값이 $+0.6$ 의 값을 가지며 발진조건이 되는 부성저항 특성도 없다.

대역 확산된 신호의 출력전력은 채널전력(channel

표 3. S 파라미터

Table 3. S parameter.

FREQ-GHZ	K	MAG[S11]	ANG[S11]	MAG[S21]	ANG[S21]	MAG[S12]	ANG[S12]	MAG[S22]	ANG[S22]
1.92600	0.856	0.549	-115.646	12.790	-134.342	0.010	120.179	0.812	174.818
1.92650	0.857	0.549	-115.647	12.779	-134.396	0.010	120.201	0.812	174.799
1.92700	0.858	0.548	-115.647	12.769	-134.450	0.010	120.223	0.812	174.780
1.92750	0.859	0.548	-115.647	12.759	-134.503	0.010	120.245	0.812	174.761
1.92800	0.860	0.548	-115.648	12.749	-134.557	0.010	120.266	0.812	174.743
1.92850	0.861	0.548	-115.648	12.739	-134.611	0.010	120.288	0.812	174.724
1.92900	0.862	0.548	-115.649	12.728	-134.665	0.010	120.310	0.812	174.705




그림 10. PM2112의 입·출력 안정원

Fig. 10. Stability circle of input and output in PM-2112.

power)으로 측정한다. 광대역 CDMA 신호의 대역 폭이 5 MHz이므로 이 때의 채널전력은 그림 13과 같이 +21.14 dBm이다. 이 때의 바이어스 전압은 $V_d = 2.8$ V이고 $I_{ds} = 210$ mA를 인가하였다. 증폭기의 전력효율을 계산하면

$$P_{DC} = V_d \times I_{ds} = 2.8 \times 210 = 588 \text{ mW}$$

$$P_{AC} = 21.14 \text{ dBm} = 130.0169 \text{ mW} \quad (3)$$

이므로 전력효율(η)은




그림 11. RF 증폭기 Libra 시뮬레이션 결과

Fig. 11. Simulation result of RF amplifier using Libra tools.

$$\eta = \frac{P_{AC}}{P_{DC}} \times 100\% = \frac{130.0169}{588} \times 100\% = 22.11\% \quad (4)$$

가 된다.

V. 결 론

본 연구에서는 2 GHz 대역에 사용 가능한 광대역 CDMA 송신기를 기준의 QPSK 변조방식과 비교하여 스펙트럼효율과 전력효율이 우수한 CC-OQPSK 변조기로 구현하였다. 이러한 등포락선 특성을 갖는 변조기는 비선형 증폭기를 사용하는 경우와 비




그림 12. RF 증폭기 Libra 회로도

Fig. 12. Libra circuit for RF amplifier.




그림 13. 송신기의 출력스펙트럼

Fig. 13. Output spectrum of transmitter.

교하면 3~6 dB의 전력효율을 얻을 수 있을 뿐만 아니라 위성통신에도 적용이 가능하다. 제작한 변조기는 ASIC화가 용이한 FPGA 회로로 구현하였다.

주파수 합성기는 MOD-LO(175 MHz), RF-LO (1927.5 MHz), IF-LO(415 MHz), System clock (36.864 MHz)을 출력하도록 설계, 제작하였다. 제작한 주파수 합성기의 위상잡음 특성은 측정한 결과 50 dBc/Hz이상이며 광대역 CDMA 시스템이 1 FA 이상을 사용할 경우 주파수 천이시간은 1.275

msec였다. 중간주파수단에서는 이중변환(dual conversion)방식을 사용함으로써 2 GHz 대역인 1.9275 GHz 대역으로 up-conversion하였으며 고조파 제거 특성을 갖도록 대역통과필터를 5차로 설계하였다. RF 증폭기는 비록 높은 전력효율을 얻지는 못했지만 최대출력 +21.14 dBm을 얻었다.

본 논문에서 제작한 2 GHz대역을 위한 W-CDMA 송신기의 특성은 제시한 설계 규격을 만족함을 확인하였으며 이를 토대로 IMT-2000의 규격에 맞는 광대역 CDMA 송신시스템을 설계 및 제작하여 성능을 평가하는 것이 향후의 과제이다.

참 고 문 헌

- [1] C. Brown and K. Feher, "Cross-Correlated Correlative FQPSK Modulation Doubles The Capacity of PCS Networks", *IEEE VTC-46*, vol-2, pp. 800-804, 1996.
- [2] S. Kato and K. Feher, "XPSK: A new cross-correlated phase shift keying modulation technique", *IEEE Trans. on Comm.*, pp. 701-707, May 1983.
- [3] Yanpeng Guo, "A New FQPSK Modem/Radio Architecture for PCS and Mobile

- Satellite Communications", *IEEE Journal on Selected Areas in Communications*, pp. 345-353, February 1995.
- [4] Noel Boutin, "Complex Signals : Part IV", *Wireless Communications Handbooks : RF design*, pp. 73-80, 1992
- [5] K. Feher, *Advanced Digital Communications : Systems and Signal Processing Techniques*. Englewood Cliffs, NJ: Prentice-Hall, 1987.
- [6] Hongying Yan, "DSP Implementation of GFSK, GMSK and FQPSK Modulated Wireless
- Systems", *RF design*, pp. 26-34, June 1995.
- [7] K. Feher, *Wireless Digital Communications : Modulation & Spread Spectrum Applications*, Prentice Hall, 1995.
- [8] 진년강, "아날로그와 디지털 통신", 청문각, 1996.
- [9] Ulrich L. Rohde, "Digital PLL Frequency Synthesizers Theory and Design", Prentice-Hall Inc., 1983
- [10] Vizmuller. Peter, "RF Design Guide : System, Circuit and Equations", Artech House, Inc., 1995.

이 승 대



1963년 10월 28일 생
1990년 2월: 단국대학교 전자공학과 (공학사)
1992년 2월: 단국대학교 대학원 전자공학과(공학석사)
1992년 9월~현재: 단국대학교 대학원 전자공학과 박사과정

1994년 4월~현재: 남서울대학교 전자공학과 조교수
[주 관심분야] 디지털 이동통신 시스템(CDMA)

백 주 기



1965년 6월 15일 생
1987년 2월: 서울산업대학교 대학원 전자공학과(공학사)
1995년 2월: 전국대학교 대학원 전자공학과(공학석사)
1995년 9월~현재: 단국대학교 대학원 전자공학과 박사과정

[주 관심분야] 디지털 이동통신 기술, 초고주파회로 및 시스템

이 병 선



1958년 8월 5일 생
1985년 2월: 서울산업대학교 전자공학과(공학사)
1992년 2월: 전국대학교 대학원 전자공학과(공학석사)
1994년 9월~현재: 단국대학교 대학원 전자공학과(공학박사)
1994년 3월~1997년 2월: 경북전문대학 전자과 전임강사
1997년 3월~현재: 김포대학 전자과 전임강사
[주 관심분야] 디지털 이동통신시스템(DSP)

방 성 일

1957년 2월 24일 생
1984년 2월: 단국대학교 공과대학 전자공학과(공학사)
1986년 2월: 단국대학교 대학원 전자공학과(공학석사)
1992년 2월: 단국대학교 대학원 전자공학과(공학박사)
1992년 3월~1994년 2월: 대기정보통신(주) 책임연구원
1994년 3월~현재: 단국대학교 공과대학 전자컴퓨터공학부 조교수
[주 관심분야] 디지털 이동통신 기술

진 년 강

1934년 3월 11일 생

1957년 3월: 국립항공대학 통신과(공학사)

1979년 6월: 미국 오래곤 주립대학교 대학원(공학석사)

1982년 6월: 미국 오래곤 주립대학교 대학원(공학박사)

1963년 3월~1977년 4월: 한국항공대학 전자과 교수

1982년 8월~1983년 9월: 미국 CUBIC 전자통신회사

Senior Engineer

1985년 1월~1986년 12월: 한국통신학회 회장

1983년 9월~현재: 단국대학교 공과대학 전자컴퓨터공학
부 교수

[주 관심분야] 디지털 이동통신 기술, 초고주파 회로 및
시스템