• 한국통신학회논문지
• /
• 제19권5호
• /
• pp.912-919
• /
• 1994

본 논문에서는 확대 Hamming 부호를 이용한 새로운 오류제어선로부호를 제안하고 그 성능을 분석한다. 제안된 부호는 최소 Hamming 거리가 4이므로 기본적으로 한개의 오류를 정정할 수 있고 두개의 오류를 검출한 수 있다. 또한 선로부호에 사용되는 여분의 비트를 이용하여 오류검출 능력을 증가시킬 수 있다. 결과적으로 제안된 부호는 Hamming (7.4) 부호를 이용한 기존의 오류정정선로부호에 비해 부호율은 다소 떨어지나 저주파대역에서의 스펙트럼 특성이 더 우수하며 더 적은 복호비트오율을 가진다.

• East Asian mathematical journal
• /
• 제17권1호
• /
• pp.167-174
• /
• 2001

We find the generalized Hamming weights of cyclic linear q-ary codes which are generated by a codeword of weight 2, and of any length.

• Journal of Communications and Networks
• /
• 제17권2호
• /
• pp.198-202
• /
• 2015

This paper presents a computationally efficient implementation of a Hamming code decoder on a graphics processing unit (GPU) to support real-time software-defined radio, which is a software alternative for realizing wireless communication. The Hamming code algorithm is challenging to parallelize effectively on a GPU because it works on sparsely located data items with several conditional statements, leading to non-coalesced, long latency, global memory access, and huge thread divergence. To address these issues, we propose an optimized implementation of the Hamming code on the GPU to exploit the higher parallelism inherent in the algorithm. Experimental results using a compute unified device architecture (CUDA)-enabled NVIDIA GeForce GTX 560, including 335 cores, revealed that the proposed approach achieved a 99x speedup versus the equivalent CPU-based implementation.

• 한국정보전자통신기술학회논문지
• /
• 제13권5호
• /
• pp.338-343
• /
• 2020

본 논문에서는 소프트 값을 활용한 Hamming 부호의 복호 방식이 분자 통신 채널에도 적용될 수 있음을 보였다. 분자 통신 시스템의 복조기 출력단에서 복호에 활용될 수 있는 소프트 값 기준을 제안하고 이를 활용한 복호 방식이 분자 통신 채널에서도 신뢰도를 향상시킬 수 있음을 모의실험을 통해 보였다. 확산 기반 분자통신 채널을 가정하였으며 BCSK 변조방식을 이용하여 정보 심벌을 전송하였다. 매 심벌구간 마다 수신기에 흡수되는 분자 수를 적절한 문턱값과 비교하여 복조한 후 흡수된 분자 수는 더 이상 사용되지 않는다. 본 논문에서는 더 이상 사용되지 않는 분자수 정보를 소프트 값으로 복호 과정에 활용하여 복호기의 BER 성능을 개선하였다. BER 성능 향상을 확인하기 위해 시뮬레이션을 수행하였으며, 비트 당 분자수가 600인 경우 해밍 부호를 사용하지 않은 BCSK 시스템의 오율에 대해 (15,11) 해밍 부호의 오율이 약 5.0×10^-3 정도 개선되었으며 이에 대해 소프트 값을 활용한 (15,11) 해밍 부호의 오율은 동일한 정도로 개선되었음을 볼 수 있었다. (7,4) 해밍 부호의 경우에도 (15,11) 해밍 부호와 유사한 결과를 보여준다. 따라서 수신기에 흡수된 분자수와 문턱 값의 차이 값을 소프트 값으로 활용하면 분자통신 채널에서도 해밍 부호의 BER 성능을 크게 개선할 수 있음을 알 수 있다.

• 한국정보전자통신기술학회논문지
• /
• 제12권1호
• /
• pp.37-42
• /
• 2019

본 논문에서는 부호 길이 내에서 1개의 오류를 정정할 수 있는 해밍 부호(Hamming code)에 대해 2 개의 오류를 정정할 수 있는 신드롬 복호 기법을 제안하였다. 본 논문에서 제안한 복호 기법은 복호 복잡도를 거의 증가시키지 않으면서도 다중 오류를 정정함으로서 복호 복잡도 대비 오율 성능을 크게 개선할 수 있는 장점을 갖는다. 본 논문에서 제안한 복호 기법은 IoT 기기들 간의 통신이나 분자 통신과 같이 부/복호기에서 에너지의 사용이 극히 제한된 환경에서 부 복호기의 에너지 사용이 적으면서도 우수한 오율 성능이 요구되는 경우에 적합하다. 본 논문에서 제안한 복호 기법이 적용된 해밍 부호의 오율 성능이 개선되었음을 보이기 위해 BPSK 변조 방식과 AWGN 채널 환경에서 부호 길이가 짧은 다수의 해밍 부호에 대해 시뮬레이션을 수행하였으며, 수행 결과 해밍 부호의 부호 길이에 무관하게 제안한 복호 방식은 기존 복호 방식에 비해 약 1.1[dB] ~ 1.2[dB] 정도의 성능 개선을 확인할 수 있었다.

• 한국정보전자통신기술학회논문지
• /
• 제14권1호
• /
• pp.1-6
• /
• 2021

본 논문에서는 확산기반 분자통신 채널에 존재하는 ISI(inter-symbol interference)를 완화하기 위해 ISI 특성을 채널 복호 알고리즘에 적용한 ISI 해밍부호를 제안하였다. 제안된 채널부호의 비트 오율 성능을 입증하기 위해 ISI가 존재하는 분자통신 채널에서 시뮬레이션을 통해 비트 오율을 측정하였으며 ISI 분자통신 채널에 적용되고 있는 주요한 채널부호들의 비트 오율 성능을 비교·분석하였다. 시뮬레이션 결과 방사되는 분자 수가 1100개 이하인 경우 본 논문에서 제안한 (8,4) ISI 해밍부호의 비트 오율이 다른 부호에 비해 가장 우수함을 알 수 있었다. 또한, 방사 분자 수가 1000개 일 때 본 논문에서 제안한 ISI 해밍부호의 복호 기법은 소프트 값만을 활용한 (7,4) 해밍부호에 비해 약 5.9×10-5의 오율이 개선되었다. ISI 제거 성능이 우수한 것으로 인정되고 있는 ISI-완화 채널부호와 비교해 보면 방사 분자 수가 크지 않은(M<1100) 채널 환경에서는 본 논문에서 제안한 ISI 해밍부호가 가장 유리하고 방사 분자 수가 큰 M>1100인 경우에는 ISI-완화 채널부호가 더 유리함을 알 수 있었다.

• 한국지능시스템학회논문지
• /
• 제19권2호
• /
• pp.180-184
• /
• 2009

저전력 환경에서의 메모리 집적도가 증가함에 따라 메모리는 soft error에 매우 민감해졌다. 오류 정정 코드는 일반적으로 양산 이후 메모리의 soft error를 수정하기 위해서 사용된다. 본 논문에서는 새로운 저전력 오류 정정 코드의 설계방법을 제안한다. 오류 정정 코드의 전력소비는 parity check 행렬의 선택을 통해 최소화 될 수 있다. 따라서 오류 정정 코드의 설계는 비선형 최적화 문제로 포함되는데 우리는 다양한 유전 연산자를 포함하는 유전자 알고리즘을 이용하여 이 문제를 해결한다. 제안하는 방법을 Hamming code와 Hsiao code에 적용하여 그 효율성을 입증하였다.

• 한국통신학회논문지
• /
• 제37권6A호
• /
• pp.438-449
• /
• 2012

본 논문에서는 다양한 CRC 코드의 성능분석을 기반으로 새로운 VHF 대역 해양 무선통신용 최적 CRC-p 코드를 제안한다. 이를 위해, 먼저 CRC 코드의 부호어 길이의 변화에 따른 미검출 오류확률과 최소해밍거리를 구하는 방법을 기술한다. 즉 순회 해밍코드나 원시 BCH 코드의 쌍대코드가 최대장 코드가 되는 것을 이용해서 천이 레지스터에 의한 간단한 회로구성으로 무게분포와 미검출 오류확률을 계산하는 방법과 MacWilliam의 항등식에 의한 최소해밍거리를 계산하는 방법을 제시한다. 다음으로 VHF 대역 해양 무선통신 시스템의 전송 프레임의 구성과 주요 통신 파라미터의 규격을 제시하고, 기존의 연구된 다양한 CRC 코드의 생성다항식을 대상으로 미검출 오류확률과 최소해밍거리의 결과를 기반으로 새로운 CRC-p 코드를 선정하고, 라이시안 해양 채널모델과 ${\pi}$/4-DQPSK 변복조기에 의한 비트오류율(BER)의 모의실험 결과를 통해 성능을 검증한다.

• 한국통신학회논문지
• /
• 제14권6호
• /
• pp.590-603
• /
• 1989

본 논문에서는 단축 Hamming 부호의 일종이며 오류검출용 검사비트 수가 16인 CRC-CCITT 부호화 원시다항식 CRC 부호에 대한 성능 분석을 위하여 필수적으로 요구되는 중분포(weight distribution)를 구하는 기법과 오류검출 성능을 분석하는 기법을 제안하였고, 두 CRC(cyclic redundant code)부호를 CCITT에서 광대역 ISDN의 가입자망 인터페이스의 전송방식으로 권고된 ATM(asynchronous transfer mode)전송방식의 오류검출을 부호로 적용하여 현재 고려되고 있는 cell 크기에 대한 증분포 및 미검출오류확률(undetected error probability)을 구한 후, 두 오류검출부호의 성능을 비교/분석 하였다. 분석 결과, 현재 고려되는 셀 크기에 대해 CRC-CCITT 부호의 성능이 원시다항식 CRC 부호의 성능보다 더 우수함이 입증되었다 .이를 위한 모든 계산을 IBM PC/AT를 이용하여 수행하였다. 한편 본 논문에서 제안한 단축 Hamming 부호의 성능 분석 기법은 지금까지 디지틀 통신시스템에 적용되고 있는 또는 적용예정인 CRC 오류검출 부호의 성능 분석에 이용될 수 있다.

• Journal of Information Processing Systems
• /
• 제16권6호
• /
• pp.1359-1371
• /
• 2020

In transmitting and receiving such a large amount of data, reliable data communication is crucial for normal operation of a device and to prevent abnormal operations caused by errors. Therefore, in this paper, it is assumed that an error correction code (ECC) that can detect and correct errors by itself is used in an environment where massive data is sequentially received. Because an embedded system has limited resources, such as a low-performance processor or a small memory, it requires efficient operation of applications. In this paper, we propose using an accelerated ECC-decoding technique with a graphics processing unit (GPU) built into the embedded system when receiving a large amount of data. In the matrix-vector multiplication that forms the Hamming code used as a function of the ECC operation, the matrix is expressed in compressed sparse row (CSR) format, and a sparse matrix-vector product is used. The multiplication operation is performed in the kernel of the GPU, and we also accelerate the Hamming code computation so that the ECC operation can be performed in parallel. The proposed technique is implemented with CUDA on a GPU-embedded target board, NVIDIA Jetson TX2, and compared with execution time of the CPU.