• 제목/요약/키워드: glitch

검색결과 70건 처리시간 0.023초

New Encoding Method for Low Power Sequential Access ROMs

  • Cho, Seong-Ik;Jung, Ki-Sang;Kim, Sung-Mi;You, Namhee;Lee, Jong-Yeol
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제13권5호
    • /
    • pp.443-450
    • /
    • 2013
  • This paper propose a new ROM data encoding method that takes into account of a sequential access pattern to reduce the power consumption in ROMs used in applications such as FIR filters that access the ROM sequentially. In the proposed encoding method, the number of 1's, of which the increment leads to the increase of the power consumption, is reduced by applying an exclusive-or (XOR) operation to a bit pair composed of two consecutive bits in a bit line. The encoded data can be decoded by using XOR gates and D flip-flops, which are usually used in digital systems for synchronization and glitch suppression. By applying the proposed encoding method to coefficient ROMs of FIR filters designed by using various design methods, we can achieve average reduction of 43.7% over the unencoded original data in the power consumption, which is larger reduction than those achieved by previous methods.

RFID 히스테리시스 제어용 CMOS 비교기 IC 회로 (A Hysteresis Controllable Monolithic Comparator Circuit for the Radio Frequency Identification)

  • 김영기
    • 전기전자학회논문지
    • /
    • 제15권3호
    • /
    • pp.205-210
    • /
    • 2011
  • 본 논문에서는 주변의 간섭 잡음의 변화가 큰 RFID 환경에서 입력 신호를 구형파로 복원할 때 히스테리시스의 문턱전압을 디지털적으로 제어하여 신호 수신 신뢰도를 높이기 위한 비교기 회로를 0.35-${\mu}m$ 선폭 CMOS IC 로 제안 하고 분석, 설계 후 모의 실험을 통하여 전기적 특성을 측정, 비교, 분석하였다. 4개의 디지털 비트를 조절하여 제안된 비교기 회로의 문턱전압을 12mV에서 246mV까지 234mV 만큼 제어가 가능함을 모의실험에서 입증하였으며, 그 결과는 회로를 분석적으로 계산한 값과 매우 적은 오차로 일치하였다. 공급전원은 3.3V를 사용하였다. 또한 다양한 입력신호 및 간섭신호의 환경에서 본 논문에서 제시한 가변회로가 잡음에 덜 민감함을 입증하기 위하여 디지털 제어 비트의 조절로 100kHz의 입력신호에 대한 10MHz의 잡음신호의 영향 및 10kHz의 입력신호에 대한 1MHz의 잡음신호의 영향에서 글리치(Glitch) 오류 제거효과가 큼을 예시하였다.

Timing analysis for the magnetar-like pulsar, PSR J1119-6127

  • Lin, Chun-Che Lupin;Hui, C.Y.
    • 천문학회보
    • /
    • 제43권1호
    • /
    • pp.55.1-55.1
    • /
    • 2018
  • Studies on rotation-powered pulsars with strong surface magnetic field may help us clarify the unclear link between magnetars and canonical radio pulsars because the magnetar-like emission is expected to be observed. PSR J1119-6127 associated with SNR G292.2-0.5 has a high magnetic field of $4.1{\times}1013$ gauss, and a young characteristic age of ~1700 years can be served as the good candidate to compare with magnetars and rotation-powered pulsars. The glitch accompanied by the radiative changes detected in 2007 is the first case we observed for a rotationally powered radio pulsar. This pulsar experienced magnetar-like outbursts in mid. 2016, similar to the 2006 transition occurred on the other radio-quiet rotation-powered pulsar with strong surface magnetic field, PSR J1846-0258. In this talk, I'll report the investigation with X-ray and gamma-ray data of this magnetar-like pulsar. A sudden decrease in the gamma-ray emission at the GeV band was detected immediately after the X-ray outburst. Accompanying with the disappearance of the radio pulsation, the gamma-ray pulsation cannot be resolved as well after the outburst. We tried to derive the timing behavior and some intriguing features of this pulsar in this work corresponding to the outburst using the Swift data, NuSTAR and XMM observations.

  • PDF

코오스와 파인 조정을 위한 다이나믹 주파수 스케일링 기법을 사용하는 CMOS 듀티 사이클 보정 회로 (A CMOS Duty Cycle Corrector Using Dynamic Frequency Scaling for Coarse and Fine Tuning Adjustment)

  • 한상우;김종선
    • 전자공학회논문지
    • /
    • 제49권10호
    • /
    • pp.142-147
    • /
    • 2012
  • 본 논문에서는 다이나믹 주파수 스케일링 (DFS) 카운터를 사용하여 코오스, 파인 조정 기능을 갖는 CMOS 듀티 사이클 보정회로를 제시한다. DFS 카운터는 디지털-아날로그 컨버터의 비트 스위칭 글리치를 감소시키기 때문에 제안하는 CMOS 듀티 사이클 보정회로의 듀티 보정 범위를 증가시키고 지터 특성을 개선한다. 제안하는 회로는 0.18-${\mu}m$ CMOS 공정을 이용하여 설계되었다. 0.5-1.5GHz의 넓은 동작 주파수와 25-75%의 넓은 듀티 사이클 보정 범위 내에서 측정된 최대 출력 듀티 사이클 에러는 ${\pm}1.1%$이다.

HDD 읽기 채널용 6-bit 800 Msample/s DSDA 아날로그/디지털 변환기의 설계 (Design of 6-bit 800 Msample/s DSDA A/D Converter for HDD Read Channel)

  • 정대영;정강민
    • 정보처리학회논문지A
    • /
    • 제9A권1호
    • /
    • pp.93-98
    • /
    • 2002
  • 본 논문에서는 하드디스크 드라이브 읽기 채널용 아날로그/디지털 변환기를 설계하였다. 본 회로는 고속 저에러율 비교 동작이 가능한 빠른 regenerative autozero 비교기에 기반을 두고 있고, 아키텍쳐에 Double Speed Dual ADC(DADA) 방식을 사용하여 전체 A/D 변환기의 속도를 효과적으로 향상시켰다. 또한 autozero 구조에 적합한 새로운 타입의 thermometer-to-binary 디코더를 사용하여 글리치를 제거하였고 기존의 구조를 보다 최적화시켰다. 이 ADC는 6-bit, 해상도, msample/s 최대 변환속도로 설계되었으며, 390mW 전력 소모와 한 클럭주기의 latency를 가진다. 설계에 0.65m CMOS 공정을 사용하였다.

저전력 D-flipflop을 이용한 고성능 Dual-Modulus Prescaler (High Performance Dual-Modulus Prescaler with Low Power D-flipflops)

  • 민경철
    • 한국통신학회논문지
    • /
    • 제25권10A호
    • /
    • pp.1582-1589
    • /
    • 2000
  • 본 논문에서는 GHz 대역에서 동작하며 소모전력이 적은 동적 D-flipflop을 제안한다. 제안하는 D-flipflop은 두 가지 측면의 장점을 제공한다. 첫째, 클럭 입력을 갖는 PMOS 트랜지스터의 개수를 줄여 기존회로와 동일한 면적하에서도 고속 동작을 할 수 있다. 둘째, 클럭 업력을 갖는 NMOS 트랜지스터 공유에 의하여 glitch를 줄이고 소모전력을 낮출 수 있다. 제안하는 D-flipflop의 성능 비교를 위하여 기존회로와 동일한 면적의 레이아웃 회로에서 소모전력 및 최대동작주파수의 측정실험을 한다. 제안하는 회로의 응용 예로 고속 prescaler에서 동일한 방법의 특성실험을 한다. 성능분석결과 기존 회로에 비하여 동작속도와 전력소모 측면에서 우수한 성능을 나타냄을 확인하였다.

  • PDF

고속 인터페이스를 위한 원단누화 보상 기술 동향 (Far-End Crosstalk Compensation for High-Speed Interface)

  • 이원병;공배선
    • 전기전자학회논문지
    • /
    • 제23권3호
    • /
    • pp.1046-1053
    • /
    • 2019
  • 멀티채널 단일 종단(single-ended) 환경에서 채널 사이의 상호인덕턴스 및 상호캐패시턴스에 의한 원단누화 현상(FEXT)은 결정적으로 채널의 대역폭 감소를 일으킨다. 원단누화에 의해 누화-유발 지터(CIJ)와 누화-유발 글리치(CIG)가 생기며 이들은 각각 타이밍 마진 감소와 전압 마진 감소를 일으킨다. 따라서 아이 오프닝 증가와 높은 데이터 전송속도를 얻기 위해서는 원단누화 현상을 보상해야 한다. 원단누화 보상은 송신단에서 타이밍 조절 또는 파형 변형을 통해 보상할 수 있다. 또한, 수신단에서 고역-필터를 사용하여 유사 원단누화 잡음을 만들어 보상하는 방법도 있다. 본 논문에서는 원단누화 보상의 최근 기술 동향을 소개하며, 이들의 장점과 단점을 논의한다.

Deep learning classification of transient noises using LIGOs auxiliary channel data

  • Oh, SangHoon;Kim, Whansun;Son, Edwin J.;Kim, Young-Min
    • 천문학회보
    • /
    • 제46권2호
    • /
    • pp.74.2-75
    • /
    • 2021
  • We demonstrate that a deep learning classifier that only uses to gravitational wave (GW) detectors auxiliary channel data can distinguish various types of non-Gaussian noise transients (glitches) with significant accuracy, i.e., ≳ 80%. The classifier is implemented using the multi-scale neural networks (MSNN) with PyTorch. The glitches appearing in the GW strain data have been one of the main obstacles that degrade the sensitivity of the gravitational detectors, consequently hindering the detection and parameterization of the GW signals. Numerous efforts have been devoted to tracking down their origins and to mitigating them. However, there remain many glitches of which origins are not unveiled. We apply the MSNN classifier to the auxiliary channel data corresponding to publicly available GravitySpy glitch samples of LIGO O1 run without using GW strain data. Investigation of the auxiliary channel data of the segments that coincide to the glitches in the GW strain channel is particularly useful for finding the noise sources, because they record physical and environmental conditions and the status of each part of the detector. By only using the auxiliary channel data, this classifier can provide us with the independent view on the data quality and potentially gives us hints to the origins of the glitches, when using the explainable AI technique such as Layer-wise Relevance Propagation or GradCAM.

  • PDF

스위칭 잡음 감소기법을 이용한 10비트 80MHz CMOS D/A 변환기 설계 (Design of The 10bit 80MHz CMOS D/A Converter with Switching Noise Reduction Method)

  • 황정진;선종국;박리민;윤광섭
    • 대한전자공학회논문지SD
    • /
    • 제47권6호
    • /
    • pp.35-42
    • /
    • 2010
  • 본 논문에서는 무선 통신 응용 시스템에 적합 하도록 10비트 80MHz 전류구동 방식의 D/A 변환기를 제안하였다. 제안한 회로는 $0.18{\mu}m$ CMOS n-well 1-poly 6-metal 공정을 이용하여 구현하였다. 10비트 중에서 LSB 4비트는 이진 디코더를 사용 하였으며, ULSB 3비트와 MSB 3비트는 온도계 디코더를 사용한 혼합구조를 채택하였다. 구현된 D/A 변환기의 측정결과, 샘플링 주파수가 80MHz, 입력 주파수 1MHz에서 SFDR은 60.42 dBc, 유효비트수는 8.75 비트를 보여주었다. INL/DNL은 ${\pm}$0.38LSB/${\pm}$0.32LSB로 측정되었으며, 글리치 에너지는 4.6 $pV{\cdot}s$로 나타났다. 전력 소모는 1.8V 전원전압에서 최대 속도인 80MHz일 때 48mW로 측정되었다.

6-단자 위상 상관기를 이용한 PSK 반송파 신호 복원 회로 해석 (Analysis of PSK Coherent Carrier Signal Recovery Circuit Using Six-Port Phase Correlator)

  • 김영완;신추연
    • 한국전자파학회논문지
    • /
    • 제19권11호
    • /
    • pp.1281-1286
    • /
    • 2008
  • 본 논문에서는 6-단자 위상 상관기를 적용한 PSK 반송파 신호 복원 회로를 해석하고 구조를 제안한다. 하나의 전력 분배기와 3개의 hybrid branch line coupler로 구성되는 6-단자 위상 상관기와 변조 신호에 대응하는 반사소자를 갖는 제안된 반송파 신호 복원 회로 구조는 간단하면서 구현이 용이하다. 이 위상편이 방식(BPSK) 신호와 직교 위상편이 방식(QPSK) 신호의 코히어런트 반송파 신호를 복원하며, 기본 구조를 사용하여 고차 모드 PSK 반송파 신호 복원 회로 구조가 가능하다. 모의 실험 결과, 직교 위상편이 방식 신호의 반송파 신호는 일정한 위상값($23.4^{\circ}$)을 갖는 지속파와 반사 소자 스위칭에 의해 발생되는 위상 편차가 ${\pm}0.8^{\circ}$ 이내인 양호한 PSK 반송파 신호 특성을 나타내었다.