• ETRI Journal
• /
• 제30권6호
• /
• pp.807-817
• /
• 2008

We present a low-density parity-check (LDPC)-based, threaded layered space-time-frequency system with emphasis on the iterative receiver design. First, the unbiased minimum mean-squared-error iterative-tree-search (U-MMSE-ITS) detector, which is known to be one of the most efficient multi-input multi-output (MIMO) detectors available, is improved by augmentation of the partial-length paths and by the addition of one-bit complement sequences. Compared with the U-MMSE-ITS detector, the improved detector provides better detection performance with lower complexity. Furthermore, the improved detector is robust to arbitrary MIMO channels and to any antenna configurations. Second, based on the structure of the iterative receiver, we present a low-complexity belief-propagation (BP) decoding algorithm for LDPC-codes. This BP decoder not only has low computing complexity but also converges very fast (5 iterations is sufficient). With the efficient receiver employing the improved detector and the low-complexity BP decoder, the proposed system is a promising solution to high-data-rate transmission over selective-fading channels.

• 전자공학회논문지
• /
• 제51권1호
• /
• pp.97-103
• /
• 2014

본 논문에서는 1/8-rate 위상검출기를 이용한 클록-데이터 복원회로를 제안한다. 기존의 full-rate 또는 half-rate 위상검출기의 사용은 동일 데이터 속도에서 복원된 클록의 주파수가 상대적으로 높아야 하므로 샘플링회로와 VCO의 설계에 부담으로 작용한다. 본 논문에서는 복원된 클록의 주파수를 낮추기 위해 1/8-rate 클록을 사용할 수 있는 위상검출기를 구성하고 Linear equalizer를 위상검출기 입력에 사용하여 복원된 클록의 지터를 감소시켰다. 테스트 칩은 0.13-${\mu}m$ CMOS 공정으로 제작되었고 입력은 3-Gb/s PRBS 데이터 패턴, 동작전압은 1.2-V에서 측정되었다.

• Journal of information and communication convergence engineering
• /
• 제2권2호
• /
• pp.102-105
• /
• 2004

A Quadrature phase detector for high-speed delay-locked loop is introduced. The proposed Quadrature phase detector is composed of two nor gates and it determines if the phase difference of two input clocks is 90 degrees or not. The delay locked loop circuit including the Quadrature phase detector is fabricated in a 0.18 um Standard CMOS process and it operates at 5 GHz frequency. The phase error of the delay-locked loop is maximum 2 degrees and the circuits are robust with voltage, temperature variations.

• 융합신호처리학회논문지
• /
• 제7권4호
• /
• pp.184-188
• /
• 2006

본 논문은 협대역의 위성통신 수신신호 전력을 측정하여 이동형 위성통신 안테나를 추적제어하기 위한 DSP 기반의 협대역 위성통신 신호전력 검출기를 제안한다. 기존의 아날로그 검출방식에 의한 협대역 위성통신 신호전력 검출기는 위성 전파경로 상에서 발생되는 반송파의 중심주파수 천이로 인해 고정된 아날로그 필터대역을 통과하여 검출되는 신호 전력의 오차가 심하고 전송 신호의 대역폭 가변에 따른 아날로그 필터의 대역폭을 변경하기가 용이하지 않다. 따라서 이러한 반송파 주파수 천이에 영향 받지 않고 가변 하는 신호 대역폭에 대응하는 필터를 실시간으로 프로그래머블하게 지원하기 위하여 DSP 기반의 협대역 디지털 위성통신 신호전력 검출기를 제안하였다. 제안된 협대역 위성통신 신호전력 검출 알고리즘은 FFT를 이용하여 주파수 천이된 협대역 위성통신 신호의 주파수를 탐색하고 프로그래머블한 디지털 필터를 선택하여 필터링한 다음, 일정구간 주기로 신호전력을 계산하여 12비트 해상도로 출력하는 기능을 가진다. TMS320C5402 DSP 칩을 기반으로 설계 제작된 신호전력 검출기의 실제 시험을 통하여 제시된 요구기능과 규격을 만족하면서 동작함을 검증하였고 실용성을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.187-190
• /
• 2000

In this paper, we proposed a PLL with the clock count type frequency detector, in which the very fast pull-in time can be realized by resetting the VCO at the rising of input signal after charging the capacitor of loop filter with the voltage corresponding to the frequency of the input signal.

• 한국인터넷방송통신학회논문지
• /
• 제18권5호
• /
• pp.223-228
• /
• 2018

본 논문은 동축 공동 공진기를 이용한 레인센서를 설계하고 제작한다. 선형적으로 빗방울을 감지할 수 있는 레인센서는 전압 제어 발진기 (VCO), 동축 공동 공진기, RF 스위치, RF 검출기, A / D 컨버터, DAC 및 마이크로 컨트롤러로 구성되었다. 설계된 레인 센서의 작동 주파수 범위는 2.5GHz ~ 3.2GHz이며, 입력 전압과 전류 소스는 24 [V / DC]와 1 [A]이다. 설계된 센서 회로는 VCO, RF 스위치, 고주파수 3GHz에서 소자의 주파수 특성을 변화시키는 RF 검출기를 포함한다. 센서 회로의 주파수 특성에 대한 오차를 교정한다. 이를 위해 공진기에 신호를 보내지 않고 RF 검출기로 신호를 직접 전달하는 기준 경로를 만든다. 시뮬레이션 및 측정 결과에 따르면 시뮬레이션된 공진기 주파수와 제작된 공진기 주파수 사이에 0-50MHz 차이가 있음을 알 수 있다.

• 한국전자파학회논문지
• /
• 제18권10호
• /
• pp.1163-1171
• /
• 2007

본 논문에서는 OPLL의 기술적 구성 요소인 주파수 및 위상 차이 검출기, 루프 여파기, VCO 반도체 레이저의 위상 잡음 설계에 대하여 이론적으로 검토하였으며, 설계 파라미터들을 도출하였다. 계산된 파라미터들로 구현한 설계 및 실험 결과, 주파수 및 위상 검출기는 헤테로다인된 차이 주파수와 1.5 GHz 기준 주파수 사이의 에러 성분을 이론식에 맞게 추출하였으며, 주파수 및 위상 고정 범위는 ${\pm}150MHz$이었다. 본 논문은 헤테로다인 위상 고정 루프 구현에 대한 설계 및 실험 결과를 기술하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 하계학술대회 논문집
• /
• pp.215-218
• /
• 2001

A flame detector responds either to radiant energy visible to the human eye or outside the range of human vision. Such a detector is sensitive to glowing embers, coals, or flames which radiate energy of sufficient intensity and spectral quality to actuate the alarm. An infra-red detectors can respond to the total IR component of the flame alone or in combination with flame flicker in the frequency range of 5 to 30 Hz. A major problem in the use of infrared detectors receiving total IR radiation is the possible interference of solar radiation in the infrared region. When detectors are located in places shielded from the sun, such as vaults. filtering or shielding the unit from the sun's rays is unnecessary. In this study, we proposed method for redue a false alarm with using filtering & sensor technology for distinguish of causes of raise a false alarm and pure flame.

• KIEE International Transactions on Electrophysics and Applications
• /
• 제2C권6호
• /
• pp.297-303
• /
• 2002

We have developed an on-line ultrasonic detector to monitor partial discharge in an operating transformer. The ultrasonic sensor has 150[KHz] resonance frequency and contains a pre-amplifier with 60[㏈] gain. The on-line ultrasonic detector has 50~300[KHz] frequency band-pass filter to remove electrical and mechanical noises from the transformer. This detector has an ultrasonic signal discrimination algorithm which discriminates ultrasonic signals due to partial discharge in a transformer. A moving average method of ultrasonic signal number was employed to effectively monitor the increasing trend of the partial discharge. This paper describes an experience of partial discharge detection in a 154[㎸] operating transformer using an ultrasonic detector. With regards to gas analysis in oil, C2H2 gas was produced with a warning level in this transformer We detected ultrasonic signals on the transformer steel wall, and estimated the position of partial discharge. With further inspection, we found carbonized marks due to partial discharge on the supporting bolt which fastens the windings.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권2호
• /
• pp.198-201
• /
• 2014

The phase frequency detector (PFD) is one of the most important building blocks of a phase locked Loop (PLL). Due to blind-zone problem, the detection range of the PFD is low. The blind zone of a PFD directly depends upon the reset time of the PFD and the pre-charge time of the internal nodes of the PFD. Taking these two parameters into consideration, a PFD is designed to achieve a small blind zone closer to the limit imposed by process-voltage-temperature variations. In this paper an enhanced architecture is proposed for dynamic logic PFD to minimize the blind-zone problem. The techniques used are inverter sizing, transistor reordering and use of pre-charge transistors. The PFD is implemented in 180 nm technology with supply voltage of 1.8 V.