• 한국멀티미디어학회논문지
• /
• 제17권2호
• /
• pp.143-151
• /
• 2014

악천후로 인하여 화질이 저하된 영상은 사물의 경계에 해당하는 에지 부분이 흐려진다. 본 논문에서는 에지를 최대한으로 선명하게 하여 영상의 시인성을 향상 시키는 화질 개선 방법을 제안한다. 우선 영상의 밝기 필드에서 극점들을 찾아 에지 후보 영역으로 선택하고, 선택된 에지의 측면에 있는 화소들의 밝기로 히스토그램을 형성한다. 형성된 히스토그램의 극소점을 기반으로 히스토그램을 다수의 모드로 분해한다. 모드가 구해지면, 영상 필드에서 에지에 의하여 연결된 모드들을 구하고, 연결된 모드들의 연결 고리를 구한다. 최종적으로 가장 긴 연결 고리를 형성하는 모드간의 간격을 최대한으로 벌린다. 이 때 최소 밝기 모드와 최대 밝기 모드는 화소 밝기 범위 이내에 있어야 한다. 이와 같이 모드의 간격을 벌림으로써 에지를 선명하게 하고 영상의 시인성을 향상한다. 본 논문에서 제안한 방법은 적은 연산량으로 기존의 방법만큼 좋은 성능으로 화질을 개선함을 보여준다.

• 한국진공학회지
• /
• 제16권5호
• /
• pp.359-365
• /
• 2007

본 논문에서는 zinc oxide (ZnO)와 gallium이 도핑 된 zinc oxide (GZO)를 이용하여 radio frequency (RF) magnetron sputtering 방법에 의해 상온에서 제작된 bottom-gate 박막 트랜지스터의 특성을 평가하고 분석하였다. 게이트 절연층 물질로서 새로운 물질을 사용하지 않고 열적 성장된 $SiO_2$를 사용하여 게이트 누설 전류를 수 pA 수준까지 줄일 수 있었다. ZnO와 GZO 박막의 표면 제곱평균제곱근은 각각 1.07 nm, 1.65 nm로 측정되었다. 그리고 ZnO 박막은 80% 이상, GZO 박막은 75% 이상의 투과도를 가지고 있었고, 박막의 두께에 따라 투과도가 달라졌다. 또한 두 시료 모두 (002) 방위로 잘 정렬된 wurtzite 구조를 가지고 있었다. 제작된 ZnO 박막 트랜지스터는 2.5 V의 문턱 전압, $0.027\;cm^2/(V{\cdot}s)$의 전계효과 이동도, 104의 on/off ratio, 1.7 V/decade의 gate voltage swing 값들을 가지고 있었고, enhancement 모드 특성을 가지고 있었다. 반면에 GZO 박막 트랜지스터의 경우에는 -3.4 V의 문턱 전압, $0.023\;cm^2/(V{\cdot}s)$의 전계효과 이동도, $2{\times}10^4$의 on/off ratio, 3.3 V/decade의 gate voltage swing 값들을 가지고 있었고, depletion 모드 특성을 가지고 있었다. 우리는 기존의 ZnO와 1wt%의 Ga이 도핑된 ZnO를 이용하여 두 가지 모드의 트랜지스터 특성을 보이는 박막 트랜지스터를 성공적으로 제작하고 분석하였다.

• International Journal of Concrete Structures and Materials
• /
• 제9권4호
• /
• pp.475-486
• /
• 2015

Mode II fracture toughness ($K_{IIc}$) of fiber reinforced concrete (FRC) has been widely investigated under various patterns of test specimen geometries. Most of these studies were focused on single type fiber reinforced concrete. There is a lack in such studies for hybrid fiber reinforced concrete. In the current study, an experimental investigation of evaluating mode II fracture toughness ($K_{IIc}$) of hybrid fiber embedded in high strength concrete matrix has been reported. Three different types of fibers; namely steel (S), glass (G), and polypropylene (PP) fibers were mixed together in four hybridization patterns (S/G), (S/PP), (G/PP), (S/G/PP) with constant cumulative volume fraction ($V_f$) of 1.5 %. The concrete matrix properties were kept the same for all hybrid FRC patterns. In an attempt to estimate a fairly accepted value of fracture toughness $K_{IIc}$, four testing geometries and loading types are employed in this investigation. Three different ratios of notch depth to specimen width (a/w) 0.3, 0.4, and 0.5 were implemented in this study. Mode II fracture toughness of concrete $K_{IIc}$ was found to decrease with the increment of a/w ratio for all concretes and test geometries. Mode II fracture toughness $K_{IIc}$ was sensitive to the hybridization patterns of fiber. The (S/PP) hybridization pattern showed higher values than all other patterns, while the (S/G/PP) showed insignificant enhancement on mode II fracture toughness ($K_{IIc}$). The four point shear test set up reflected the lowest values of mode II fracture toughness $K_{IIc}$ of concrete. The non damage defect concept proved that, double edge notch prism test setup is the most reliable test to measure pure mode II of concrete.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.62-62
• /
• 2015

In this study, we study the effects of CF4 plasma treatment on the characteristics of enhancement mode (E-mode) AlGaN/GaN high electron mobility transistors (HEMTs). The CF4 plasma is generated by inductively coupled plasma reactive ion etching (ICP-RIE) system. The CF4 gas is decomposed into fluorine ions by ICP-RIE and then fluorine ions will effect the AlGaN/GaN interface to inhibit the electron transport of two dimension electron gas (2DEG) and increase channel resistance. The CF4 plasma method neither like the recessed type which have to utilize Cl2/BCl3 to etch semiconductor layer nor ion implantation needed high power to implant ions into semiconductor. Both of techniques will cause semiconductor damage. In the experiment, the CF4 treatment time are 0, 50, 100, 150, 200 and 250 seconds. It was found that the devices treated 100 seconds showed best electric performance. In order to prove fluorine ions existing and CF4 plasma treatment not etch epitaxial layer, the secondary ion mass spectrometer confirmed fluorine ions truly existing in the sample which treatment time 100 seconds. Moreover, transmission electron microscopy showed that the sample treated time 100 seconds did not have etch phenomena. Atomic layer deposition is used to grow Al2O3 with thickness 10, 20, 30 and 40 nm. In electrical measurement, the device that deposited 20-nm-thickness Al2O3 showed excellent current ability, the forward saturation current of 210 mA/mm, transconductance (gm) of 44.1 mS/mm and threshold voltage of 2.28 V, ION/IOFF reach to 108. As IV concerning the breakdown voltage measurement, all kinds of samples can reach to 1450 V.

• 조명전기설비학회논문지
• /
• 제19권8호
• /
• pp.116-121
• /
• 2005

전류모드 아날로그 회로를 이용하여 FIR(Finite Impulse Response) 필터를 설계하는 경우에 tap coefficient와 전류모드 FFT(Fast Fourier Transform) LSI의 회전인자(twiddle factor)를 실현시키기 위해서는 높은 정밀도를 갖는 전류 감쇠 회로가 필요하게 된다. 본 논문은 전류 모드 신호처리 기술에서 전류감쇠 회로의 감쇠 정밀도를 향상시킬 수 있는 기술을 소개하고자한다. 먼저 게이트 길이 비율을 조정하는(gate-ratioed) Current Mirror 회로를 사용하는 기존의 전류 감쇠 조정회로에 있어서의 DC offset 전류 에러에 대하여 분석하였으며, 다음으로 DC offset 전류 에러를 제거할 수 있는 전류감쇠 회로를 제안하였다. 회로 구성은 입력 전류를 1/N로 감쇠시킬 수 있도록 N개의 Current Mirror를 병렬로 연결하는 기본 구성을 하였으며, Kirchhoff 전류 법칙에 근거하여, 전류 감쇠가 결정되도록 설계하였다. 또한 Current Mirror 회로에서, 정전류원의 사용을 줄일 수 있는 회로설계를 제안하였다. 제안된 전류 감쇠 회로에서 정밀도는 Current Mirror의 ac 이득 에러에 의하여 제한되며 High Swing Current Mirror를 기본 Current Mirror로 사용한 경우에, 최대 정밀도는 이론상 입력 전류의 -80[dB]까지 실현가능하다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권4호
• /
• pp.280-283
• /
• 2009

H.264/AVC의 확장 표준으로 제정된 SVC(Scalable Video Coding)는 공간적 확장성의 압축 효율을 높이기 위해 기존 H.264/AVC에서 제공하는 인트라 예측과 인터 예측뿐만 아니라 계층 간 예측을 추가로 수행한다. 그로인해 부호화 계산량이 더욱 증가되는 문제점이 있다. 본 논문에서는 공간적 향상 계충에서 인트라 예측 모드를 효율적으로 선택하는 방법을 제안한다. 제안한 방법은 실험을 통한 Intra_BL 모드의 RD 값을 이용하여 미리 Intra_BL 모드를 선택한 후, 나머지 모드를 다 수행하지 않고 대표적인 DC 모드만을 비교하여 빠른 인트라 예측 모드를 결정한다. 실험 결과 화질 저하는 적은 데 비해 인트라 예측 모드 부호화 시간은 약 59% 감소되었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제14권8호
• /
• pp.793-797
• /
• 2008

멀티미디어 서비스의 다양한 재생장치와 네트워크 환경에 적용 가능한 멀티미디어 코덱을 위해 ISO/IEC MPEG와 ITU-T VCEG의 JVT팀에서는 계층구조를 가지는 H.264/AVC Scalable Video Coding(SVC)을 제안하였다. H.264/AVC SVC는 향상계층의 비트율과 왜곡에 관한 효율을 높이기 위해 계층 간 예측, 계층적 B 구조 등 다양한 기법이 적용하며 이로 인해 계산복잡도가 증가하여 부호화 시간이 길어지는 단점이 있다. 본 논문에서는 부호화 시간을 단축시키기 위해 예측모드를 분석하고 그 결과에 따라 기준 값을 선정하여 단계적으로 예측모드를 선택하는 기법을 제안한다. 실험결과 제안하는 기법이 계산복잡도를 감소시켜 평균 38%의 부호화 시간을 단축시키며 화질의 저하는 평균 0.01dB로 무시할 수 있을 정도로 작음을 확인하였다.

• ETRI Journal
• /
• 제39권1호
• /
• pp.62-68
• /
• 2017

In this paper, we present the design and characterization analysis of a cascode GaN field-effect transistor (FET) for switching power conversion systems. To enable normally-off operation, a cascode GaN FET employs a low breakdown voltage (BV) enhancement-mode Si metal-oxide-semiconductor FET and a high-BV depletion-mode (D-mode) GaN FET. This paper demonstrates a normally-on D-mode GaN FET with high power density and high switching frequency, and presents a theoretical analysis of a hybrid cascode GaN FET design. A TO-254 packaged FET provides a drain current of 6.04 A at a drain voltage of 2 V, a BV of 520 V at a drain leakage current of $250{\mu}A$, and an on-resistance of $331m{\Omega}$. Finally, a boost converter is used to evaluate the performance of the cascode GaN FET in power conversion applications.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1990년도 하계학술대회 논문집
• /
• pp.341-345
• /
• 1990

This paper presents the three section sliding mode control algorithm based on hysteresis current control add indirect field oriented control method, and applies it to the position control of induction motor. The three section sliding trajectories are defined in such a way that the system responds following a max acceleration line, then a max speed line, and finally a max deceleration line. This control scheme solves the problem of robustness loss during the reaching phase that occurs in conventional VSC strategy, and ensures the stable sliding mode and robustness enhancement throughout an entire response. Also, the PID controller operating in parallel is adopted to eliminate the sliding mode's collapse phenomenon near the origin caused by steady state chattering phenomenon Digital simulation results confirm that the dynamic performance of the system is insensitive to parameter variations and disturbances.

• Journal of Power Electronics
• /
• 제10권2호
• /
• pp.115-124
• /
• 2010

In this paper, a simple yet efficient auto mode-hop ripple control structure for buck converters with light load operation enhancement is proposed. The converter, which operates under a wide range of input and output voltages, makes use of a state-dependent hysteretic comparator. Depending on the output current, the converter automatically changes the operating mode. This improves the efficiency and reduces the output voltage ripple for a wide range of output currents for given input and output voltages. The sensitivity of the output voltage to the circuit elements is less than 14%, which is seven times lower than that for conventional converters. To assess the efficiency of the proposed converter, it is designed and implemented with commercially available components. The converter provides an output voltage in the range of 0.9V to 31V for load currents of up to 3A when the input voltage is in the range of 5V to 32V. Analytical design expressions which model the operation of the converter are also presented. This circuit can be implemented easily in a single chip with an external inductor and capacitor for both fixed and variable output voltage applications.