• 제목/요약/키워드: divider

검색결과 540건 처리시간 0.021초

주파수 하향변환기를 이용한 전력증폭기의 IM 성분 검출기 설계 (Design of IM components detector for the Power Amplifier by using the frequency down convertor)

  • 김병철;박원우;조경래;이재범;전남규
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2010년도 춘계학술대회
    • /
    • pp.665-667
    • /
    • 2010
  • 본 논문에서는 주파수 하향 변환기를 이용한 전력증폭기의 혼변조 성분 검출 방법을 제안하였다. 전력증폭기 출력 신호의 일부를 전력분배기를 통해 2개의 경로로 나누어 변환기의 RF, LO 단자에 각각 인가한 뒤 그 차 주파수를 얻고, 얻어진 차 주파수 중 필요한 성분인 3차와 5차의 차 성분만 여파기로 걸러 내어 이를 DC 전압으로 변환함으로써 전력 증폭기 출력 신호의 혼변조 성분의 크기를 알 수 있었다. 3W 전력증폭기의 Vgs를 변화시켜서 3차 혼변조 성분이 -26.4~+2.15dBm, 5차 혼변조 성분이 -34.2~-12.89dBm으로 변화하였을 때, 검출된 DC 전압 크기는 +0.72~+0.9V의 변화를 보였다.

  • PDF

900 MHz 대역 RFID 리더기용 Feedforward형 선형 전력 증폭기 설계 및 제작 (Design & Fabrication of a Feedforward Power Amplifier for 900 MHz Band RFID Readers)

  • 정병희;채규성;김창우
    • 한국항행학회논문지
    • /
    • 제8권2호
    • /
    • pp.184-190
    • /
    • 2004
  • 본 논문에서는 UHF 대역 RFID 리더기용 Feedforward형 선형전력증폭기를 설계 및 제작하였다. 전력증폭기의 선형특성을 높여주기 위하여 주 증폭기와 오차증폭기가 높은 전력이득을 갖도록 2단으로 구성하였다. 전력증폭기의 입력과 출력단의 전력 분배와 합성소자로서 각 각 3-dB와 10-dB coupler를 사용하였으며, 유전율 4.7, 두께 0.8 mm의 FR-4 기판을 이용하여 제작하였다. -11 dBm의 2-tone ($f_1$=915 MHz, $f_2$=916 MHz) 신호입력시 -18.85 dBm의 $IMD_3$ 성분을 얻고 있으며, 이는 feedforward 방식을 적용하지 않았을 때와 비교하여 27 dB 이상의 $IMD_3$성분 제거효과를 보이고 있다. 또한, 890-960 MHz의 주파수대역에서 40 dB 이상의 전력이득과 30 dBm 이상의 출력전력특성을 얻었다.

  • PDF

다채널 다중신호 데이터 획득 시스템의 구현에 관한 연구 (A Study on the Implementation of a Data Acquisition System with a Large Number of Multiple Signal)

  • 손도선;이상훈
    • 한국지능시스템학회논문지
    • /
    • 제20권3호
    • /
    • pp.326-331
    • /
    • 2010
  • 본 논문에서는 제조 장비를 위한 다채널 다중신호 데이터 획득 시스템의 설계와 구현에 대해 다룬다. 제안된 시스템은 800 채널의 아날로그 신호를 처리 할 수 있으며, 알테라 쿼터스 툴을 활용하여 Cyclone II FPGA로 구현되었다. 구현된 시스템은 공작기계와 같은 제어장치의 대규모 입출력 라인들의 올바른 동작여부를 판정하는데 적합하다. 그 시스템은 데이터 처리량을 줄일 수 있는 제어부, 전압분배회로 및 USB 인터페이스로 구성된다. 데이터 처리량을 줄이기 위하여 획득한 데이터를 비교 분석하여 동일한 데이터를 분리해내고 변화가 있는 데이터만을 전송하는 방법의 알고리즘을 적용하였다. 제조장비에 적용된 시험결과는 짧은 시간 내에 800개의 아날로그 입력 신호들을 획득 처리한 후 적절히 전송함을 보여준다.

공간결합기를 이용한 Ka대역 20W급 SSPA 개발 (Development of the Ka-band 20watt SSPA (Solid State Power Amplifier) Using a Spatial Combiner)

  • 최영락;이종우;이수현;안세환;이만희;김홍락
    • 한국인터넷방송통신학회논문지
    • /
    • 제19권1호
    • /
    • pp.231-238
    • /
    • 2019
  • 본 논문에서는 단위 전력증폭기를 여러 개 결합하여 높은 출력을 얻을 때 결합 손실을 최소화하여 증폭기의 효율을 높이는 방법에 대해 연구하였다. 구체적으로는 도파관과 cavity 구조로 되어있는 공간결합기를 이용한 Ka 대역 공간결합증폭기를 제안하였다. 제작된 공간결합증폭기는 Ka 대역 20W급의 SSPA로서 GaN bare die를 이용하여 설계된 5W급의 단위 증폭모듈 8EA를 적용하였다. 그리고 Hybrid Radial 구조의 8-way 공간분배기와 공간결합기를 이용하여 단위증폭모듈을 결합하였다. 제작된 공간결합기의 출력 결합손실은 약 0.334dB이며 약 92.6%의 효율을 얻었다. 본 논문의 공간결합증폭기는 최대포화출력 10W, 전력부가효율 15%이상을 목표로 개발하였으며, 측정결과 최대포화출력 30W와 전력부가효율19%의 결과값을 얻었다.

저주파수대의 원자로 출력신호 점검을 위한 대수 카운트레이트 회로 (Log Count Rate Circuits for Checking Electronic Cards in Low Frequency Band Reactor Power Monitoring)

  • 김종호;최규식
    • 한국항행학회논문지
    • /
    • 제24권6호
    • /
    • pp.557-565
    • /
    • 2020
  • 원자로의 출력신호를 감시하는 노외중성자속감시계통의 열화상태를 점검하기 위해서는 원자로에서 방출되는 중성자 펄스를 감지하여 처리하는 전자카드에서 주파수형태로 감지하여 전압으로 변환한 후 대수 형태의 직류전압 값을 얻는 방법을 이용한다. 실제로 원전에서 적용하는 방법으로서는 주파수 카운터와 flip-flop 조합으로 이 과정을 수행하거나, 또는 다이오드펌프와 캐패시터의 조합을 이용하는 방법을 쓰며, 아직도 이 방법이 일반적으로 쓰이고 있다. 이 방법들은 높은 주파수에서는 신뢰성이 높으나 낮은 주파수에는 오차가 크고 측정시간도 오래 걸린다는 문제점이 있다. 따라서 본 연구에서는 고출력대의 고주파수 범위뿐만 아니라 중위출력 범위 주파수대, 그리고 극히 저출력 범위에 속해 있는 취약주파수대인 0.21 Hz~2 kHz 범위의 낮은 주파수대에 이르는 광범위한 주파수를 대수직류전압으로 신뢰성 높게 변환시킬 수 있는 장치를 개발하였다. 개발된 선택회로의 신뢰성을 확인하기 위하여 원전에서 사용되는 실제의 데이터값을 적용하여 테스트하였으며, 그 결과를 분석하여 선택회로의 정당성을 입증하였다.

40 W급 고출력 MMIC 개발과 고출력 증폭기 모듈 결합을 통한 Ku 밴드 반도체형 송신기(SSPA) 개발에 관한 연구 (Study on the Ku band Solid-State Power Amplifier(SSPA) through the 40 W-grade High Power MMIC Development and the Combination of High Power Modules)

  • 나경일;박재웅;이영완;김혁;강현철;김소수
    • 한국군사과학기술학회지
    • /
    • 제26권3호
    • /
    • pp.227-233
    • /
    • 2023
  • In this paper, to substitute the existing TWTA(Travailing Wave Tube Amplifier) component in small radar system, we developed the Ku band SSPA(Solid-State Power Amplifier) based on the fabrication of power MMIC (Monolithic Microwave Integrated Circuit) chips. For the development of the 500 W SSPA, the 40 W-grade power MMIC was designed by ADS(Advanced Design System) at Keysight company with UMS GH015 library, and was processed by UMS foundry service. And 70 W main power modules were achieved the 2-way T-junction combiner method by using the 40 W-grade power MMICs. Finally, the 500 W SSPA was fabricated by the wave guide type power divider between the drive power amplifier and power modules, and power combiner with same type between power modules and output port. The electrical properties of this SSPA had 504 W output power, -58.11 dBc spurious, 1.74 °/us phase variation, and -143 dBm/Hz noise level.

GIS 스페이서 내장형 저전력 측정용 변압기의 설계 및 제작 (Design and Fabrication of an LPVT Embedded in a GIS Spacer)

  • 박성관;이경렬;김남훈;김철환;길경석
    • 한국전기전자재료학회논문지
    • /
    • 제37권2호
    • /
    • pp.175-181
    • /
    • 2024
  • In electrical power substations, bulky iron-core potential transformers (PTs) are installed in a tank of gas-insulated switchgear (GIS) to measure system voltages. This paper proposed a low-power voltage transformer (LPVT) that can replace the conventional iron-core PTs in response to the demand for the digitalization of substations. The prototype LPVT consists of a capacitive voltage divider (CVD) which is embedded in a spacer and an impedance matching circuit using passive components. The CVD was fabricated with a flexible PCB to acquire enough insulation performance and withstand vibration and shock during operation. The performance of the LPVT was evaluated at 80%, 100%, and 120% of the rated voltage (38.1 kV) according to IEC 61869-11. An accuracy correction algorithm based on LabVIEW was applied to correct the voltage ratio and phase error. The corrected voltage ratio and phase error were +0.134% and +0.079 min., respectively, which satisfies the accuracy CL 0.2. In addition, the voltage ratio of LPVT was analyzed in ranges of -40~+40℃, and a temperature correction coefficient was applied to maintain the accuracy CL 0.2. By applying the LPVT proposed in this paper to the same rating GIS, it can be reduced the length per GIS bay by 11%, and the amount of SF6 by 5~7%.

2조형(條型) Combine의 이용(利用)에 관(關)한 연구(硏究) (A Study on the Utilzation of Two Furrow Combine)

  • 이상우;김성래
    • 농업과학연구
    • /
    • 제3권1호
    • /
    • pp.95-104
    • /
    • 1976
  • 도입(導入)된 2조용(條用) Combine으로 통일(統一) 및 밀양(密陽) 15호(號) 수도품종(水稻品種)에 대(對)한 포장수확작업(圃場收穫作業)을 실시(實施)하여 Combine의 작업정도(作業精度) 작업성능(作業性能) 기계적(機械的)인 적응성(適應性)을 파악(把握)하고 한국(韓國)에서의 보급전망(普及展望)을 분석검토(分析檢討)한바 그 결과(結果)를 요약(要約)하면 다음과 같다. 1. 장간종(長稈種)인 밀양(密陽)15호(號)에 대(對)한 Combine 수확작업(收穫作業)은 수확적기(收穫適期)로 부터 13일(日) 경과후(經過後)까지 5회(回)에 걸쳐 시기별(時期別)로 수확작업(收穫作業)을 실시(實施)한바 완숙도(完熟度)에 관계(關係)없이 수확작업(收穫作業) 양호(良好)하였으며 포장손실율(圃場損失率) 1% 미탈곡율(未脫穀率) 1%로 양호(良好)한 편(便)이었다. 2. 단간종(短稈種)인 통일(統一)에 대(對)한 Combine 수확작업(收穫作業)은 완숙기(完熟期)로 부터 수확시기(收穫時期)가 경과(經過)될 수록 포장손실(圃場損失)이 Fig 1과 같은 경향으로 5.13%에서 10.34%로 증가(增加) 하였으며 통일(統一)벼 수확(收穫)을 위(爲)하여는 기계적(機械的)인 개선(改善)이 많이 요망(要望)되었다. 3. 공시(供試)된 Combine은 장간종용(長稈種用)의 기종(機種)이어서 벼 이삭의 높이가 균일(均一)치 못한 단간종(短稈種) 통일(統一)벼는 탈곡부(脫穀部)의 공급(供給) Chain과 급실(扱室)과의 거리가 커서 급동(扱胴)의 급치(扱齒)에 못미치는 부분(部分)이 있어 미탈곡립율(未脫穀粒率)이 평균(平均) 1.6%이었다. 4. Combine 탈곡부(脫穀部) 급동(扱胴)의 회전수(回轉數)(240~350R.P.M)와 동할미(胴割米)의 관계(關係)는 통일(統一) 및 밀양(密陽)15호(號) 양품종(兩品種) 모두 동할율(胴割率)이 1% 미만(未滿)으로 유의차(有意差)가 없었다. 5. 통일(統一)벼는 벼 이삭이 잎속에 들어 있어 탈곡시(脫穀時) 검불의 양(量)이 많으며 특(特)히 생탈곡시(生脫穀時)는 검불량이 더 많이 생기므로 양곡부(揚穀部) 및 배진구(排塵口)에서 폐쇄현상(閉鎖現像)이 자주 일어남으로 선별(選別) 및 배진장치(排塵裝置)의 개선(改善)이 요망(要望)된다. 6. Combine의 접지압(接地壓)은 $0.19kg/cm^2$로 Fig3과 같은 약(弱)한 지내력(地耐力)의 토양(土壤)에서 Combine의 Track이 25cm 침하(沈下)하여도 Combine의 주행(走行)은 가능(可能)하였다. 그러나 지내력(地耐力)은 지점(地点)에 따라 균일(均一)치 않아 침하(沈下)의 깊이가 균일(均一)치 못함으로 침하(沈下) 5cm정도(程度)에서는 예취(刈取) 높이의 조정(調整)없이 수확작업(收穫作業)이 가능(可能)할 것으로 인정(認定)된다. 7. 관행수확작업(慣行收穫作業)과 Combine 수확작업(收穫作業)의 경제성(經濟性)을 검토(檢討)한바 수도맥작(水稻麥作)의 연간(年間) 사용일수(使用日數)를 40일(日)로 하고 작업일수율(作業日數率) 60% 포장작업효율(圃場作業效率) 56%로 할 때 작업속도(作業速度)를 0.273m/sec로 하여 분석(分析)한바 1일작업시간(日作業時間)을 8시간(時間)으로 할 때 연간부담면적(年間負擔面積)이 4.7ha로 ha당(當) 수확작업비용(收穫作業費用)이 관행수확작업비용(慣行收穫作業費用)과 일치(一致)함으로 통일(統一)벼 수확작업(收穫作業)에 이용(利用)될 수 있도록 Combine의 기계적(機械的)인 보완개량(補完改良)이 뒤따르면 Combine의 흡착(吸着)은 경제적(經濟的)으로 타당(妥當)하다고 인정(認定)된다. 8. 장간종(長稈種)의 현(現) Combine을 통일품종수확(統一品種收穫) 작업(作業)에 이용(利用)키 위(爲)하여는 전면측방(前面側方)의 divider가 벼이식에 닿지 않도록 조절할 수 있게 하고 급동(扱胴)과 feed chain의 간격(間隔)을 좁히고 배진장치(排塵裝置)를 개량(改良)하고 수도간장(水稻稈長)에 따라 기계전후조정범위(機械前後調整範圍)를 넓히고 배수불량(排水不良)한 답(畓)에서의 이용(利用)을 위(爲)하여 Track의 폭(幅)을 넓히는 등(等)의 개량(改良)이 요망(要望)된다.

  • PDF

저 전력 시스템을 위한 파워다운 구조를 가지는 이중 전하 펌프 PLL 기반 클록 발생기 (A Dual Charge Pump PLL-based Clock Generator with Power Down Schemes for Low Power Systems)

  • 하종찬;황태진;위재경
    • 대한전자공학회논문지SD
    • /
    • 제42권11호
    • /
    • pp.9-16
    • /
    • 2005
  • 이 논문에서는 다중 동작 주파수를 갖는 고성능 저전력 SoC에 사용 가능한 광대역 입출력 주파수를 지원하는 프로그램머블 PLL 기반의 클록킹 회로을 제안하였다. 제안된 클록 시스템은 이중 전하펌프를 이용 locking 시간을 감소시켰고, 광대역 주파영역에서 동작이 가능하도록 하였다. 칩의 저 전력 동작을 위해 동작 대기모드 시에 불필요한 PLL 회로를 지속적으로 동작시키지 않고 relocking 정보를 DAC를 통해 보존하고 불필요한 동작을 억제하였고, 대기모드에서 빠져나온 후 tracking ADC(Analog to Digital Converter)를 이용하여 빠른 relocking이 가능하도록 설계하였다. 또한 프로그램머블하게 출력 주파수를 선택하게 하는 구조를 선택하여 저 전력으로 최적화된 동작 주파수를 지원하기 위한 DFS(Dynamic frequency scaling) 동작이 가능하도록 클록 시스템을 설계하였다. 제안된 PLL 기반의 클록 시스템은 $0.35{\mu}m$ CMOS 공정으로 구현하였으며 2.3V의 공급전압에서 $0.85{\mu}sec\~1.3{\mu}sec$($24\~26$사이클)의 relocking 시간을 가지며, 파워다운 모드 적용 시 PLL의 파워소모는 라킹 모드에 비해 $95\%$이상 절감된다. 또한 제안된 PLL은 프로그래머블 주파수 분주기를 이용하여 다중 IP 시스템에서의 다양한 클록 도메인을 위해 $81MHz\~556MHz$의 넓은 동작 주파수를 갖는다.

다단 윌킨슨 구조의 초광대역 CPW 발룬 (Ultra Wideband CPW Baluns Having Multistage Wilkinson Structure)

  • 임종식;박웅희;정용채;안달;오성민;구재진;김광수
    • 한국전자파학회논문지
    • /
    • 제17권9호
    • /
    • pp.811-820
    • /
    • 2006
  • 본 논문에서는 초광대역 CPW(Coplanar Waveguide) 발룬을 제안한다. 제 안된 발룬에는 초광대역을 위한 다단윌킨슨 전력 분배기 구조와 CPW의 "X"-형태의 $180^{\circ}$의 위상차 생성 구조를 갖는다. 또한 CPW 선로에 필요한 접지간 연결을 위하여 bottom-bridge와 via-hole을 사용하는 방법을 제안하여 HMIC(Hybrid Microwave Integrated Circuits) 제작 공정에서 CPW 회로 제작을 편리하게 하였다. 제안된 발룬은 이론적으로 3 또는 10의 초광대역 주파수 대역폭$(=F_{high}/F_{low})$을 갖는데, 윌킨슨 분배기의 초광대역 주파수 특성 과 S-파라미터 특성을 그대로 발룬의 특성으로 전환된다. 제안된 발룬은 $180^{\circ}$ 위상차 생성을 위한 별도의 추가적인 면적을 요구하지 않으므로, 설계의 바탕이 되는 전력 분배기와 같은 크기를 갖는다. 예로써 제작한 3단과 7단 분배기 구조의 발룬은 각각 $1\sim3GHz,\;0.8\sim5GHz$의 주파수 대역에서 우수한 정합 특성, 출력 단자+간 격리 특성, ${\pm}0.5dB$${\pm}0.45dB$의 전력분배 비 에러를 보여주고 있다. 또한 출력 단자간 위상차 에러는 각각 ${\pm}5^{\circ}$${\pm}10^{\circ}$이다.