• 대한전자공학회논문지SD
• /
• 제47권11호
• /
• pp.54-64
• /
• 2010

Reed-Solomon(RS) 코드는 강력한 에러 정정 능력으로 널리 사용된다. 최근 Sudan에 의해 Reed-Solomon 코드의 리스트 디코딩 알고리즘이 정립되었다. 리스트 디코더는 일반적인 디코더보다 더 큰 디코딩 반경을 가지며 하나 이상의 코드를 찾아낸다. 리스트 디코더는 복잡도와 latency가 매우 큰 Interpolation 과 Factorization 단계를 포함하므로 효율적인 하드웨어 설계가 필요하다. Factorization 은 latency가 매 단계마다 변하는 특성을 가져 복잡도가 높으며, 하드웨어 효율 저하의 문제가 발생한다. 본 논문에서는 하드웨어의 재사용을 높인 구조와 알고리즘의 효율적인 처리 스케쥴을 제안한다. 제안한 구조는 각 단계를 작은 단위의 R-MAC 유닛으로 나누어 매 단계마다 하드웨어를 재구성하여 처리함으로서 높은 하드웨어 효율과 효율적인 메모리 구조를 통해 복잡도가 낮은 순차처리를 적용하면서도 높은 처리량을 보이며, 여러 가지 어플리케이션에 적용가능하다. 제안한 구조는 동부 아남 $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 330MHz이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.550-556
• /
• 2016

Polar codes are one of the most favorable capacity-achieving codes due to their simple structure and low decoding complexity. However, because of the disappointing decoding performance realized using conventional successive cancellation (SC) decoders, polar codes cannot be used directly in practical applications. In contrast to conventional SC decoders, list SC (SCL) decoders with large list sizes (e.g. 32) achieve performances very close to those of maximum-likelihood (ML) decoders. In SCL decoders with large list sizes, however, hardware increase is a severe problem because an SCL decoder with list size L consists of L copies of an SC decoder. In this paper, we present a low-area SCL decoder architecture that applies the proposed merged processing element-sharing (MPES) algorithm. A merged processing element (MPE) is the basic processing unit in SC decoders, and the required number of MPEs is L(N-1) in conventional SCL decoders. Using the proposed algorithm reduces the number of MPEs by about 70% compared with conventional SCL decoders when the list size is larger than 32.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 IWAIT
• /
• pp.211-216
• /
• 2009

As demands for high-definition television (HDTV) increase, the implementation of real-time decoding of high-definition (HD) video becomes an important issue. The data size for HD video is so large that real-time processing of the data is difficult to implement, especially with software. In order to implement a fast moving picture expert group-2 decoder for HDTV, we compose five scenarios that use parallel processing techniques such as data decomposition, task decomposition, and pipelining. Assuming the multi digital signal processor environments, we analyze each scenario in three aspects: decoding speed, L1 memory size, and bandwidth. By comparing the scenarios, we decide the most suitable cases for different situations. We simulate the scenarios in the dual-core and dual-central processing unit environment by using OpenMP and analyze the simulation results.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권6호
• /
• pp.422-433
• /
• 2015

In this paper, we demonstrate inter-layer prediction tools for scalable video coders. The proposed scalable coder is designed to support not only spatial, quality and temporal scalabilities, but also view scalability. In addition, we propose quad-tree inter-layer prediction tools to improve coding efficiency at enhancement layers. The proposed inter-layer prediction tools generate texture prediction signal with exploiting texture, syntaxes, and residual information from a reference layer. Furthermore, the tools can be used with inter and intra prediction blocks within a large coding unit. The proposed framework guarantees the rate distortion performance for a base layer because it does not have any compulsion such as constraint intra prediction. According to experiments, the framework supports the spatial scalable functionality with about 18.6%, 18.5% and 25.2% overhead bits against to the single layer coding. The proposed inter-layer prediction tool in multi-loop decoding design framework enables to achieve coding gains of 14.0%, 5.1%, and 12.1% in BD-Bitrate at the enhancement layer, compared to a single layer HEVC for all-intra, low-delay, and random access cases, respectively. For the single-loop decoding design, the proposed quad-tree inter-layer prediction can achieve 14.0%, 3.7%, and 9.8% bit saving.

• 전자공학회논문지SC
• /
• 제42권3호
• /
• pp.25-32
• /
• 2005

PLC는 공장자동화 설계에서 가장 많이 사용되고 있으며, PLC 언어에 대한 연구도 활발히 이루어지고 있다. 본 논문에서는 PLC를 사용한 공장 자동화 설계에서 제어하고자 하는 출력 기기의 수가 증가되었을 때 출력을 확장하는 방법을 제안한다. 기본 베이스에 출력 유닛을 더 이상 장착할 수 없는 상태에서 출력 점수를 $2{\sim}3$점 확장하고자 한다면, 증설베이스와 파워서플라이, 증설케이블 및 출력 유닛을 별도로 장착하여야 한다. 그러면 비용이 상당히 추가되어야 한다. 본 논문에서는 출력을 소량으로 확장하는 방법을 제안한다. 즉, 출력 유닛의 접점을 입력받아 디코딩하는 확장모듈과 인코딩 및 디코딩하여 최종 출력접점으로 확장하는 프로그램 모듈을 설계하고, 실험을 통해 그의 타당성을 확인하였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제6권12호
• /
• pp.3182-3196
• /
• 2012

In this paper, we present a new LED (Light Emitting Diode) mood lighting system interacting with smartphones based on the generation of different light sequences. In the proposed system, one light sequence is considered to be one unit of the service contents, which is then transmitted through a network and played in an LED lighting system. To this end, we propose a novel generation scheme using a smartphone, and a decoding/playing mechanism in an LED lighting system. The lighting sequences have a fixed period divided into predefined time units. Two modes - basic and interpolation - are supported in each time unit when playing a color sequence. In the basic mode, the color is maintained for the entire time unit, whereas in the interpolation mode the color is interpolated. The sequence is decoded and played in the lighting circuit by changing the duty cycle of a PWM (Pulse Width Modulation) signal. A demonstration system of the overall proposed method was using smartphones, a server and an LED lighting system. The results from this experiment show the validity and applicability of the proposed scheme.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제2권4호
• /
• pp.163-176
• /
• 2013

클라우드 시스템을 이용하여 스트리밍 게임 서비스를 제공하는 것은 많은 유리한 점이 있지만, 씬 클라이언트에서 표시 지연(Presentation latency)이 발생한다는 문제점도 갖고 있다. 게임은 사용자의 입력에 즉각적으로 반응해야 하는 특성을 갖는 서비스이므로 씬 클라이언트에서의 표시 지연은 다른 이슈에 비해 중요한 문제이다. 본 연구에서는 서버와 씬 클라이언트 사이에서의 표시 지연을 감소시키는 방법을 제안한다. 이를 위해, 서버 단에서는 서버와 씬 클라이언트의 영상포맷 일치화, 미디어 타입에 따른 인코딩 포맷 변경, 동기화를 위해 주기적으로 클럭을 전송하도록 하는 것을 해결 방안으로 제안한다. 그리고 씬 클라이언트 단에서는 패킷화 과정에서 명령어 수 절감, 암호화 과정에서 가벼운 알고리즘 사용, 압축해제 과정에서 하드웨어 디코딩 개선을 해결 방안으로 제안한다. 이를 실제 상용화 수준까지 개발된 게임 서비스 시스템에 적용하여 검증 하였는데, 수백 ms 정도의 상당한 표시 지연 감소를 통해 허용 가능한 수준인 100ms까지 표시 지연 감소가 가능함을 확인하였다.

• ETRI Journal
• /
• 제36권3호
• /
• pp.407-417
• /
• 2014

A new-generation video coding standard, named High Efficiency Video Coding (HEVC), has recently been developed by JCT-VC. This new standard provides a significant improvement in picture quality, especially for high-resolution videos. However, one the most important challenges in HEVC is time complexity. A quadtree-based structure is created for the encoding and decoding processes and the rate-distortion (RD) cost is calculated for all possible dimensions of coding units in the quadtree. This provides a high encoding quality, but also causes computational complexity. We focus on a reduction scheme of the computational complexity and propose a new approach that can terminate the quadtree-based structure early, based on the RD costs of the parent and current levels. Our proposed algorithm is compared with HEVC Test Model version 10.0 software and a previously proposed algorithm. Experimental results show that our algorithm provides a significant time reduction for encoding, with only a small loss in video quality.

• 한국전자통신학회논문지
• /
• 제3권2호
• /
• pp.118-128
• /
• 2008

현재 공공기관에서 시행되고 있는 각종 부동산전자상거래 관련 서비스 현황을 분석하고, 부동산전자상거래를 우선적으로 적용 시행한 사례를 선택하여 분석하였다. 분석을 통해 정부 주도의 부동산전자상거래 시스템의 구성단위별 구축방안을 모색하고, 단위시스템 구축의 우선 순위를 검토하였으며 부동산컨텐츠정보를 DRM 서버에 전달하고 인증받은 후 복호키와 라이선스만 다운로드 받기 때문에 P2P기술이 가지고 있는 장점을 최대한 살리면서 콘텐츠의 가장 큰 문제점인 저작권 문제를 해결 할 수 있도록 한다.

• 한국정보통신학회논문지
• /
• 제7권3호
• /
• pp.384-389
• /
• 2003

새로운 two-step SOVA 복호기 구조가 제안된다. Trace-back단의 survivor memory에 dual-port RAM 개념이 적용되어, 기존 two-step SOVA 방식에 비해서 복호 지연의 현격한 감소가 가능해진다. Path metric 차이의 절대값이 ACS단 내부에서 계산됨으로써, 기존 two-step SOVA 방식에 비해 시스템의 복잡성이 크게 줄어든다. 제안된 SOVA 복호기 구조는 verilog HDL로 기술되어 동작 시뮬레이션을 거쳐 구조의 타당성이 검증되었으며, FPGA로 구현되었다. 구현된 SOVA복호기는 종래의 비터비 복호기에 가까운 데이터 처리율을 보여주었으며, 구현에 사용된 FPGA 소자 자원은 종래의 비터비 복호기의 약 1.5배 정도이다.