• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.135-136
• /
• 2006

In this paper, isolation strategies for improving broadband circuit performance and preventing noise arising from circuit component coupling are presented. Equivalent circuit parameters, including parasitic elements, are determined for capacitor and inductor structures. The effects of the relative position of the components with regard to a ground plane are considered in the equivalent circuits. Novel meshed ground structures are investigated to determine a configuration that improves the overall circuit performance.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2005년도 추계학술대회 논문집
• /
• pp.777-782
• /
• 2005

In this paper, we designed and fabricated a partial discharge (PD) detector to diagnose the soundness of CNCV cables by analyzing PD pulses and to predict discharge locations. The PD detector is consisted of a coupling network with a discharge free capacitor and a detection impedance, a voltage follower and a low noise amplifier. Lower cut-off frequency of the detector is adjusted at 175kHz to block AC voltage and to pass discharge pulse only. The discharge location could be obtained by the time of arrival method using travelling wave propagation theory. In a laboratory test on an eighty meter CV cable, we could position the discharge location within a two meter error.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권2호
• /
• pp.143-151
• /
• 2010

In this work, we propose a single electron memory 'SEM' design which consist of two key blocs: A memory bloc, with a voltage source $V_{Mem}$, a pure capacitor connected to a tunnel junction through a metallic memory node coupled to the second bloc which is a Single Electron Transistor "SET" through a coupling capacitance. The "SET" detects the potential variation of the memory node by the injection of electrons one by one in which the drainsource current is presented during the memory charge and discharge phases. We verify the design of the SET/SEM cell by the SIMON tool. Finally, we have developed a MAPLE code to predict the retention time and nonvolatility of various SEM structures with a wide operating temperature range.

• Journal of Power Electronics
• /
• 제15권1호
• /
• pp.78-85
• /
• 2015

This paper presents a new structure of single-stage flyback power factor correction (PFC) converter with a controllable coupled negative magnetic feedback (NMF) winding. NMF winding is used to reduce the bulk capacitor voltage at high line voltages and light loads. However, it would cause line current distortion at zero crossing condition. In the proposed circuit, a series winding is used with NMF inductor to eliminate the NMF inductor at low line voltages. As a result, the dead angle of the input current, near zero voltage crossing, is eliminated and the power factor is increased. The presented experimental results of the proposed PFC converter confirm the integrity of the new idea and the theoretical analysis.

• 전력전자학회논문지
• /
• 제18권5호
• /
• pp.485-491
• /
• 2013

A new passive lossless snubber for boost converter based on magnetic coupling is proposed. It is composed of a winding coupled with boost inductor, one snubber inductor, two snubber capacitor and three additional diodes. Especially, the snubber inductor can not only limit the reverse recovery current of output diode but also minimize switch turn-on losses greatly. Moreover, all of the energy stored in the snubber is transferred to the load in the manner of resonance. To confirm the validity of proposed system, theoretical analysis, design consideration, and verification of experimental results are presented.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 추계학술대회 논문집 전력기술부문
• /
• pp.261-263
• /
• 2005

In the extra and ultra high voltage system, the coupling capacitor voltage transformer (CCVT) measures the primary voltage with a small scale of voltage transformer (VT). However, the CCVT generates errors caused by the hysteresis characteristics of iron core and by the ferroresonance, inevitably. This paper proposes a compensation algorithm for the secondary voltage of a CCVT considering the hysteresis characteristics of an iron core. The proposed algorithm calculates the seconda교 current of a VT by summing the current flowing the ferroresonance circuit and the burden current; it estimates the secondary voltage of a VT; then the core flux is calculated by integrating of the secondary voltage of a VT, then estimates the exciting current using ${\lambda}-i$ characteristic of the core. The method calculates a primary voltage of a VT considering the estimated primary current. Finally, the correct voltage is estimated by compensating the voltage across the inductor and capacitor. The performance of the proposed algorithm was tested in a 345kV transmission system. The test results show that the proposed method can improve the accuracy of the seconda교 voltage of a CCVT.

• 전기전자학회논문지
• /
• 제14권1호
• /
• pp.8-16
• /
• 2010

본 논문에서는 CCD 이미지 처리를 위한 최대 15MS/s의 속도의 중저속 아날로그-프론트 엔드(analog-front end, AFE)에서 사용될 수 있는 연속근사 ADC(Successive Approximation ADC, SA-ADC)의 설계를 제안한다. 파이프라인 ADC와 달리 SA-ADC는 동작주파수의 변화에 따른 전력소모의 스케일링(scaling) 효과가 크므로 저속에서 중속에 이르는 넓은 범위의 가변 데이터 처리 속도의 응용에 매우 효과적이다. 제안하는 설계는 입력 신호의 샘플링 동작을 내부 DAC(sub-DAC)로부터 따로 분리한 후, 커패시터 커플링을 통해 차동 결합함으로써 신호경로에 이르는 부하를 크게 줄이는 "차동 커패시터 커플링 기법"의 도입, 연속근사의 기법적 측면에서 signed 구조를 활용하여 데이터 변환주기 이전에 홀드된 입력신호로부터 미리 MSB(sign bit)를 결정함으로써 1사이클의 변환주기를 절약하고 내부 DAC의 하드웨어를 1비트 줄이는 구조와 같은 특징을 갖고 있다. 본 설계는 3.3V $0.35{\mu}m$ CMOS 공정으로써 설계하고 Spectre 시뮬레이션을 이용하여 그 특성을 분석함으로써 CCD 아날로그 프론트-엔드에 적용될 수 있음을 입증하였다.

• Transactions on Electrical and Electronic Materials
• /
• 제13권6호
• /
• pp.283-286
• /
• 2012

(1-X)$(Na_{0.5}K_{0.5})NbO_3-XK_{5.4}Cu_{1.3}Ta_{10}O_{29}$ (NKN-KCT) lead-free piezoelectric ceramics have been synthesized by the conventional solid state sintering method, and their sinterability and piezoelectric properties were investigated. Typically, this material is sintered between 1,025 and $1,100^{\circ}C$ for 2 hours to achieve the required densification. Crystalline structures and Microstructures were analyzed by X-ray diffraction and scanning electron microscope. The density, dielectric constant (${\varepsilon}_r$), piezoelectric constant $d_{33}$, electromechanical coupling factor $k_p$ and mechanical quality factor $Q_m$ value of the NKN ceramics depended upon the KCT content and the sintering temperature. In particular, the KCT addition to NKN greatly improved the mechanical quality factor $Q_m$ value. The ceramic with X = 1.0 mol% sintered at $1,050^{\circ}C$ exhibited optimum properties (${\varepsilon}_r$=246, $d_{33}$=95, $k_p$=0.38 and $Q_m$=1,826). These results indicate that the ceramic is a promising candidate material for applications in lead free piezoelectric transformer and filter materials.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.31-39
• /
• 2004

이 논문은 파워 잡음 특성이 칩(chip)의 코아 동작에 따라 DDR DRAM용 모듈(Module)과 패키지(package)의 종류의 영향을 받는 다는 것을 보여주고 있다. 이를 분석하기 위해 상용 TSOP-based DIMM 과 FBGA-based DIMM에서 FBGA와 TSOP 패키지형 DRAM 칩을 가지고 임피던스 모양과 파워 잡음을 분석하였다. 일반적인 상식과 달리, FBGA 패키지의 잡음 격리 특성이 TSOP 패키지의 잡음 격리 특성보다 전달되는 잡음에 더 약하고 민감하다는 것이 발견되었다. 또한 자체 및 전달 잡음 특성을 조절하는데 있어서는 모듈상의 디커풀링 커패시터(decoupling capacitors)들 위치가 패키지 자체의 리드선 인덕턴스(lead inductance)보다 더 중요하다는 것을 또한 시뮬레이션 결과들은 보여준다. 따라서 잡음 억제나 잡음 전달로부터 격리의 목표설정 값을 만족시키는 것은 패키지 형태 뿐 아니라 모듈 전체를 고려한 파워 분배 시스템의 설계를 통해서만 얻어질수 있다.

• 한국전자파학회논문지
• /
• 제21권12호
• /
• pp.1447-1453
• /
• 2010

본 논문에서는 두 개의 이중 모드 공진기를 이용하여 이중 대역 통과 필터를 구현하였다. 단락 스터브를 이용한 이중 모드 공진기는 inter-digital 커패시터와 계단형 임피던스를 이용하여 소형화 되었다. 두 개의 이중 모드 공진기는 각 통과 대역의 중심 주파수에서 동작하도록 설계되었다. 전송 영점이 통과 대역의 상측이나 하측에 위치하여 차단 특성을 향상시킬 수 있다. 이중 대역 동작을 위해 이중 급전 구조를 이용하였다. 제안된 구조는 WLAN 대역인 2.45/5.25 GHz에서 동작하도록 설계 제작되었다. 제안된 이중 대역 통과 필터의 크기는 $10.83\;mm{\times}5.3\;mm$이다.