• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제11권3호
• /
• pp.1425-1440
• /
• 2017

In wireless communications, antenna selection (AS) is a widely used method for reducing comparable cost of multiple RF chains in MIMO systems. As is well known, most of literatures on combining AS with MIMO techniques concern linear modulations such as phase shift keying (PSK) and quadrature amplitude modulation (QAM). The combination of CPM and MIMO has been considered an optimal choice that can improve its capacity without loss of power and spectrum efficiency. The aim of this paper is to investigate joint transmit and receive antenna selection (JTRAS) in CPM MIMO systems. Specifically, modified incremental and decremental JTRAS algorithms are proposed to adapt to arbitrary number of selected transmit or receive antennas. The computational complexity of several JTRAS algorithms is analyzed from the perspective of channel capacity. As a comparison, the performances of bit error rate (BER) and spectral efficiency are evaluated via simulations. Moreover, computational complexity of the JTRAS algorithms is simulated in the end. It is inferred from discussions that both incremental JTRAS and decremental JTRAS perform close to optimal JTRAS in BER and spectral efficiency. In the sense of practical scenarios, adaptive JTRAS can be employed to well tradeoff performance and computational complexity.

• 한국통신학회논문지
• /
• 제28권10C호
• /
• pp.942-948
• /
• 2003

채널 상태 정보 (Channel State Information, CSI)를 사용하지 않는 비동기식 복조기를 위한 다중 격자 부호화 연속 위상 주파수 변조 방식 (Multiple Trellis Coded Modulation applied to Continuous Phase Frequency Shift Keying, MTCM/CPFSK)의 성능을 비상관적인 라이시안 페이딩 채널상에서 분석하였다. 복조기에서 신호 판별에 적합한 척도(metric)로 수신 신호와 후보 신호 사이의 제곱 교차 상관값 (squared cross-correlation)을 사용하였으며, 이 때 신호쌍 오류(Pairwise Error Probability, PEP)를 구하였다. 또한, PEP를 이용하여 신호 사이의 등가 정규화 기하 제곱 거리 (Equivalent Normalized Squared Distance, ENSD)를 구하고, 완벽한 CSI를 사용하는 비동기식 MTCM/CPFSK의 ENSD와 비교하였다. 마지막으로, PEP를 변환 함수 상한법(Transfer Function Bounding, TFB)에 대입하여 각각의 방법에 의해 구해진 이론적인 비트 오류 성능(Bit Error Rate, BER)을 비교하고, 모의실험 결과를 통하여 검증하였다.

• Journal of Power Electronics
• /
• 제15권3호
• /
• pp.644-651
• /
• 2015

This paper introduces a novel digital one cycle control (DOCC) boost power factor correction (PFC) converter. The proposed PFC converter realizes the FPGA-based DOCC control approach for single-phase PFC rectifiers without input voltage sensing or a complicated two-loop compensation design. It can also achieve a high power factor and the operation of low harmonic input current ingredients over universal loads in continuous conduction mode. The trailing triangle modulation adopted in this approach makes the acquisition of the average input current an easy process. The controller implementation is based on a boost topology power circuit with low speed, low-resolution A/D converters, and economical FPGA development board. Experimental results demonstrate that the proposed PFC rectifier can obtain a PF value of up to 0.999 and a minimum THD of at least 1.9% using a 120W prototype.

• 한국정보통신학회논문지
• /
• 제4권2호
• /
• pp.417-426
• /
• 2000

본 논문에서는 송신기의 전력효율을 고려하여 C급 전력증폭기를 사용함에 있어서 기존의 대역제한된 BPSK 변조의 경우 증폭기의 비선형성으로 인해 출력 스펙트럼의 측대파가 증폭기를 통과하기 전보다 증가되는 현상이 발생하는데 이를 줄여주기 위해 일정 진폭특성을 갖는 CE-CPSK변조 직접대역확산 송수신기를 제안하였다. 직접대역확산 수신기의 동기 추적루프의 성능을 분석하기 위해 두경로 레일리 페이딩 채널로 모델링하였다. 동기추적 장치는 아날로그 지연동기루프의 단점인 조, 만 간의 이득 불균형을 개선한 디지털 지연동기루프로 구현하였다. 동기 추적 과정인 디지털 지연동기 루프의 성능은 칩당 샘플링의 수가 증가할수록 신호 대잡음비가 증가할수록 전압 제어 발진기의 최대주파수 편차가 작을수록 좋아짐을 볼 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.286-288
• /
• 2007

In this paper, the fast locking PLL Frequency Synthesizer with low phase noise in a 0.18um CMOS process is presented. Its main application IS for the 915MHz ISM band wireless transponder upon the CPFSK (Continuous Phase Frequency Shift Keying) modulation scheme. Frequency synthesizer, which in this paper, is designed based on self-biased techniques and is independent with processing technology when damping factor and bandwidth fixed to most important parameters as operating frequency ratio, broad frequency range, and input phase offset cancellation. The proposed frequecy synthesizer, which is fully-integrated and is in 320M $^{\sim}$ 960MHz of the frequency range with 10MHz of frequency resolution. And its is implemented based on integer-N architecture. Its power consumption is 50mW at 1.8V of supply voltage and core area is $540{\mu}m$ ${\times}$ $450{\mu}m$. The measured phase noises are -117.92dBc/Hz at 10MHz offset, with low settling time less than $3.3{\mu}s$.

• Journal of Power Electronics
• /
• 제17권1호
• /
• pp.106-114
• /
• 2017

In this paper, the Selective Harmonic Mitigation-PWM (SHM-PWM) method is used in single-phase and three-phase Cascaded H-Bridge (CHB) inverters in order to fulfill different power quality standards such as EN 50160, CIGRE WG 36-05, IEC 61000-3-6 and IEC 61000-2-12. Non-equal DC link voltages are used to increase the degrees of freedom for the proposed SHM-PWM technique. In addition, it will be shown that the obtained solutions become continuous and without sudden changes. As a result, the look-up tables can be significantly reduced. The proposed three-phase modulation method can mitigate up to the 50th harmonic from the output voltage, while each switch has just one switching in a fundamental period. In other words, the switching frequency of the power switches are limited to 50 Hz, which is the lowest switching frequency that can be achieved in the multilevel converters, when the optimal selective harmonic mitigation method is employed. In single-phase mode, the proposed method can successfully mitigate harmonics up to the 50th, where the switching frequency is 150 Hz. Finally, the validity of the proposed method is verified by simulations and experiments on a 9-level CHB inverter.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2003년도 추계학술대회 논문집
• /
• pp.238-243
• /
• 2003

The solar cells should be operated at the maximum power point because its output characteristics are greatly fluctuated on the variation of insolation, temperature and load. The output power of solar cell is DC, therefore it is necessary to install an inverter among electric power converts. The inverter have to supply a sinusoidal current and voltage to the load and the interactive utility line. In the paper, the proposes a photovoltaic system designed with a step up chopper and single phase PWM voltage source inverter. Synchronous signal and control signal was processed by microprocessor for stable modulation. The step up chopper operates in continuous mode by adjusting the duty ratio so that the photovoltaic system tracks the maximum power point of solar cell without any influence on the variation of insolation and temperature because solar cell has typical dropping character. The single phase PWM voltage source inverter consists of complex type of electric power converter to compensate for the defect, that is, solar cell cannot be developed continuously by connecting with the source of electric power, from 10 to $20\%$. The single phase PWM voltage source inverter operates in situation that its output voltage is in same phase with the utility voltage. The inverter supplies an ac power with high factor and low level of harmonics to the load and the utility power system.

• 한국정보통신학회논문지
• /
• 제7권5호
• /
• pp.879-886
• /
• 2003

주파수 도약 대역확산시스템에서의 광대역 주파수 도약을 위해 주파수 합성기가 널리 이용된다. 따라서 본 논문에서는 효과적인 무선 디지털 데이터 전송 성능을 얻기 위한 FH-FSK 통신에 미치는 주파수 합성기의 영향을 분석하였다. 이를 위해 PLL의 성능을 좌우하는 위상 변화, 스퓨리어스의 발생, PLL의 과도응답 특성에 의해 영향을 받는 주파수 도약율 등 여러 가지 파라미터들에 따른 성능을 분석하였다. 전형적인 PLL을 사용한 주파수 도약 시스템에서는 주파수 도약을 위한 반송파 신호를 국부 발진기에서 만들어낸다. 반송파 간격이 협대역인 협대역 무선 통신 시스템일 경우에는 빠른 주파수 도약을 위한 PLL의 구현이 어렵다. 본 논문에서는 이런 문제점을 해결하기 위해 디지털 주파수 합성기/CPM 변조기를 사용하여 빠른 주파수 도약을 위한 PLL 구현이 가능함을 Matlab tool를 사용한 시뮬레이션 결과를 통해 분석할 수 있었다.

• 한국인터넷방송통신학회논문지
• /
• 제18권5호
• /
• pp.97-102
• /
• 2018

본 논문에서는 W-대역 소형 레이다용 파형발생부를 설계 및 제작하였다. 제작된 파형발생부는 DDS를 적용하여 CW 및 FMCW 등 시스템에서 요구되는 다양한 파형을 고속으로 정밀하게 생성한다. 시스템 자체 점검으로 거리 지연 및 거리 추적 시험 시 별도의 점검장비 없이 레이다 자체만으로 시험이 가능하도록 LO 경로를 두 개로 설계하여 스위치를 통해 선택 가능하도록 구현하였다. 제안된 파형발생부는 대역폭 125 MHz, 위상잡음 1 kHz 오프셋(offset)에서 -91 dBc/Hz, 불요파 -63.2 dBc가 측정되었다. 본 논문에서 제시한 파형발생부를 이용하여 W-대역 소형 레이다용 송수신모듈에 바로 적용이 가능할 것으로 예상한다.

• 한국통신학회논문지
• /
• 제28권7C호
• /
• pp.678-687
• /
• 2003

전력 및 대역폭 제한적인 디지털 통신 시스템을 위한 새로운 변복조 기술인 8SQAM(8-state Superposed Quadrature Amplitude Modulation)은 인접하는 두 심볼간에 진폭과 위상이 상관관계를 유지함으로써 부드럽고 연속적인 위상천이와 함께 적은 포락선 변동을 갖는 출력신호를 생성한다. 또한 8SQAM신호는 심볼간 간섭이 없으며 compact한 스펙트럼 특성을 갖는다. 따라서 8SQAM은 기존의 8PSK와 비교하여 비선형 왜곡에 의한 혼변조(IM)와 인접 심볼 간섭(ISI) 그리고 다중채널(SCPC-FDMA) 환경에서의 인접 채널 간섭(ACI) 영향을 적게 받는다. 본 논문에서는 비선형 증폭 다중채널 간섭 환경에서 8SQAM 시스템의 수신 성능을 전산모의 실험을 통해서 분석하였다. 전산모의 실험 결과 8SQAM은 고출력증폭기(HPA)의 Input back-off(IBO)가 1dB이고 채널 간격이 데이터 비트 율의 41.7%(즉, 스펙트럼 효율 =2.40b/s/Hz)일 때, BER=1$\times$$10^{-4}$ 을 유지하기 위해 요구되는 CNR이 $\alpha$= 0.3의 roll-off 값을 갖는 8PSK 보다 2.7dB 우수한 성능을 보였다.