• 마이크로전자및패키징학회지
• /
• 제26권4호
• /
• pp.47-53
• /
• 2019

Polydimethylsiloxane (PDMS)를 베이스 기판으로 사용하고 이보다 강성도가 높은 polytetrafluoroethylene(PTFE)를 island 기판으로 사용한 soft PDMS/hard PDMS/PTFE 구조의 강성도 경사형 신축 패키지를 형성하고, 이의 신축변형에 따른 저항특성을 분석하였다. PDMS/PTFE 기판패드에 50 ㎛ 직경의 칩 범프들을 anisotropic conductive paste를 사용하여 실장한 플립칩 접속부는 96 mΩ의 평균 접속저항을 나타내었다. Soft PDMS/hard PDMS/PTFE 구조의 신축 패키지를 30% 변형률로 인장시 PTFE의 변형률이 1%로 억제되었으며, PTFE 기판에 형성한 회로저항의 중가는 1%로 무시할 정도였다. 0~30% 범위의 신축변형 싸이클을 2,500회 반복시 회로저항이 1.7% 증가하였다.

• 대한금속재료학회지
• /
• 제49권5호
• /
• pp.411-418
• /
• 2011

The current study investigates the electroplating characteristics of Sn-Cu eutectic micro-bumps electroplated on a Si chip for flip chip application. Under bump metallization (UBM) layers consisting of Cr, Cu, Ni and Au sequentially from bottom to top with the aim of achieving Sn-Cu bumps $10\times10\times6$ ${\mu}m$ in size, with 20${\mu}m$ pitch. In order to determine optimal plating parameters, the polarization curve, current density and plating time were analyzed. Experimental results showed the equilibrium potential from the Sn-Cu polarization curve is -0.465 V, which is attained when Sn-Cu electro-deposition occurred. The thickness of the electroplated bumps increased with rising current density and plating time up to 20 mA/$cm^2$ and 30 min respectively. The near eutectic composition of the Sn-0.72wt%Cu bump was obtained by plating at 10 mA/$cm^2$ for 20 min, and the bump size at these conditions was $10\times10\times6$ ${\mu}m$. The shear strength of the eutectic Sn-Cu bump was 9.0 gf when the shearing tip height was 50% of the bump height.

• KSBB Journal
• /
• 제24권5호
• /
• pp.432-438
• /
• 2009

본 연구는 환경샘플 중 병원균을 진단하기 위한 목적을 가진다. 최소 챔버 칩에서 환경 샘플 중 병원균을 농축하고 mRNA를 증폭하여 효과적이고 간단한 진단방법을 고안하였다. PDMS로 면적 $1.5\;cm{\times}\;1.5\;cm$, 높이 $100\;{\mu}L$의 칩을 제작하여 유리에 부착시켰다. RNase에 의한 진단 오류 또는 실패를 막고자 RNase away 처리를 하고, RNA와 PDMS의 결합을 막기 위해 BSA 처리를 하였다. 수질에 있는 병원균은 매우 적은 농도로 존재하므로 농축의 과정이 필요하다. 농축의 방법에는 여러 가지가 있으나 본 연구에서는 유리 비드를 칩 내에 삽입하고 저농도의 시료를 주입함으로서 고농도로 농축을 하는 방법을 사용하였다. 그러나 부피가 작은 칩 내에서 수행하기에는 내부 압력이 작용하여 문제가 발생하여 $100\;{\mu}m$의 유리 비드를 사용하고 유리비드의 칩 내부 이탈을 방지하기 위하여 댐을 만들어 농축에 가장 적합한 칩의 형태를 잡았다. 시료의 주입속도에 따라 내부 압력이 상승하여 댐의 기능이 상실하여 유리 비드가 이탈하게 되므로 그것을 방지하기 위하여 칩 내에 댐을 강화하여 만들고 내부압력 증가가 방지되는 최적의 댐을 개발하여 시료의 주입 속도 5 mL/min까지 유리 비드의 이탈을 막았다. 유리 비드에서의 RNA 농축은 pH 5에서 효과적이고 pH가 증가할수록 유리 비드와 RNA의 결합이 끊어지는 현상을 보였으므로 시료에 pH 5의 버퍼를 첨가하여 농축을 진행하고 중성의 NASBA 용액을 주입하여 유리비드에서 탈착된 농축된 고농도의 RNA를 증폭하였다. NASBA는 항온 수조에서 온도에 변화 없이 $41^{\circ}C$에서 1시간 30분 동안 진행하며 증폭된 mRNA는 직접 확인하였다. 이 방법은 LOC 기술을 적용하여 저농도의 시료를 효과적으로 측정할 수 있도록 편리한 바이오 칩을 개발함으로써 대용량의 샘플 중 극 저농도의 대장균을 효과적으로 검출할 수 있는 장점을 가지고 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.333-336
• /
• 2000

This paper describes a CMOS low noise amplifier (LNA) with bias current reusing architecture intended lot use in the front-end of IMT-2000 receiver. It has been implemented in a 0.35$\mu\textrm{m}$ CMOS process with two poly and four metal layers. In order to accuracy of simulation, we considered a bonding wire and a pad effect and used the measurements of capacitors and on-chip inductors which implemented in the same process. The LNA has a forward gain (S21) of 17 ㏈ and a noise fjgure of 1.26 ㏈. And it has a third-order intermodulation intercept point (IP3) of +3.15 ㏈m and a 1㏈ compression point (P1㏈) of -16 ㏈m, input referred, respectively. The power consumption is 19 ㎽ from a 3V supply.

• 한국정밀공학회지
• /
• 제29권1호
• /
• pp.109-113
• /
• 2012

The LED failure rate greatly depends on the physical properties of packaging materials (epoxy). The glass transitions temperature (Tg) of the epoxy is one of the most important physical properties. Therefore, in the present study, various epoxies with high Tg were prepared and their failure shapes were analyzed. In addition, the failure shapes depending on the amount of epoxy and the wire bonding structure were measured. As a consequence, the lower failure rate was obtained with the smaller amount of epoxy. The safety of LED was improved with increasing the Tg of the epoxy.

• 센서학회지
• /
• 제15권5호
• /
• pp.357-361
• /
• 2006

This paper reports a new technology to implement complex PDMS microchannels, which are simply constructed using three-dimensional photoresist structures as mold for PDMS replica process. The process utilizes LOR resist as a sacrificial layer to levitate the structural photoresist and multi-step exposure to control the thicknesses of photoresist structures. Various shapes of photoresist structures were successfully fabricated. Using the PDMS replica method, the three-dimensional photoresist structures are demonstrated to be applicable for implementing complex microchannels in PDMS. In addition, more complex multilevel microchannels are constructed by bonding two PDMS layers with just single PDMS alignment.

• 전기학회논문지
• /
• 제56권4호
• /
• pp.761-767
• /
• 2007

In this paper, we deal wih a concurrent dual band low noise amplifier for a Radio Frequency Identification(RFID) reader operating at 912MHz and 2.45GHz. The design of the low noise amplifier is based on the TSMC $0.18{\mu}m$ CMOS technology. The chip size is $1.8mm\times1.8mm$. To improve the noise figure of the circuit, SMD components and a bonding wire inductor are applied to input matching. Simulation results show that the 521 parameter is 11.41dB and 9.98dB at 912MHz and 2.45GHz, respectively The noise figure is also determined to 1.25dB and 3.08dB at the same frequencies with a power consumption of 8.95mW.

• 전자통신동향분석
• /
• 제28권5호
• /
• pp.100-110
• /
• 2013

플립 칩 본딩 기술은 1960년대에 개발된 기술이지만 가격 경쟁력, 경박단소(輕薄短小)의 부품 구현, 뛰어난 전기적 특성으로 인해 최근에 와서 다시금 주목 받고 있고, 관련 시장이 지속적으로 성장하고 있는 분야이다. 기술 응용 분야로는 스마트 폰, 타블렛 PC 등 개인 휴대 단말기에서 고성능 서버, 게임 컨트롤로 등 다양한 제품을 아우르고 있다. 미세 피치의 경우 관련 시장이 2018년까지 연평균 35%의 폭발적인 성장을 보일 것으로 예측되고 있다. 따라서, 국내외 기업, 연구소, 학계 등에서 활발한 연구 활동이 진행되고 있다. 본고에서는 플립 칩 본딩 기술의 세부 기술을 살펴보며 동시에 피치에 따라 각 세부 기술에 있어 최근에 개발되고 있는 기술 동향을 논의하고자 한다.

• 산업기술연구
• /
• 제22권B호
• /
• pp.241-249
• /
• 2002

Optical fiber is indispensable for optical communication systems that transmit large volumes of data at high speed, but super precision technology in sub-micron units is required for optical axis adjustment. We developed the automatic optical fiber by image processing and automatic loading system. we have developed 6-axis micro stage system for I/O optical fiber arrays, the initial automatic aligning system software for a input optical array by the image processing technique, fast I/O-synchronous aligning strategy, the automatic loading/unloading system and the automatic UV bonding mechanism. In order to adjust the alignment it used on PC based motion controller, a $10{\mu}m$ repeat-detailed drawing of automatic loading system is developed by a primary line up for high detailed drawing. Also, at this researches used the image processing system and algorithm instead of the existing a primary hand-line up and fiber input array and waveguide chip formed in line by automatic.

• Transactions on Electrical and Electronic Materials
• /
• 제4권2호
• /
• pp.10-14
• /
• 2003

Flexible displays such as plastic-based liquid crystal displays (LCDs) and organic light-emitting diode displays (OLEDDs) have been researched and developed at KETI since 1997. The plastic film substrate is very weak to heat and pressure compared to glass substrate, that its fabrication process is limited to 110$^{\circ}C$ and low pressure. The ITO films were deposited on the bare plastic film substrate by rf-magnetron sputtering. Moreover, in order to maintain uniform cell gap and pressure on the plastic film substrate, we utilized newly-invented jig and fabrication process. Electro-optical characteristics were better than or equivalent to those of typical glass LCDs though it is thinner, lighter-weight, and more robust than glass LCDs.